数字逻辑系统
课程设计
项目：十路智力竞赛抢答器
班级： 09电子A班
姓名：刘金梁
学号： 0915211039
题目及要求：
题目4多路智力竞赛抢答器
一、任务
设计一个多路智力竞赛抢答器。
二、设计要求
1、基本要求
<1）设计一个4路<1～4）智力竞赛抢答器，主持人可控制系统的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。<2）抢答选手确定后给出一声音响的提示和选手编号的显示，抢答选手的编号显示保持到系统被清零为止。
2、发挥部分
<1）扩展为10路<1～10）智力竞赛抢答器。
<2）设计抢答最长时间<30秒）限制和倒计时显示。
1)根据题目要求设计系统总框图及总原理图如下：
下面分模块对各个部分进行方案选取和论证：
1.抢答按钮
抢答顾名思义就是要求快速，方便，故选用微动开关，而不选用别扭的拨动开关。
2.译码电路及数码显示
译码电路主要有两种，一种是用芯片进行译码，比如74ls148(8-3译码器>,可用两片组合成16-4译码器，选取其中10路。下图为四路采用148进行译码的范例
另一种是利用加二极管防止反向然后直接连接到4511等七段显示译码器如下图
个人认为第二种方法更简单、便捷，故采取第二种。
3.锁存器
锁存器采用74ls74 Ｄ触发器，经过４个或门处理
当有按键按下去的时候置高，从而 D 触发器5 端输出为高电平反馈到 4511 的 5 端<使能端），从而实现锁定功能。
4.报警电路
因为要求抢答报警时只能响一声，故用555另配合电阻、电容可形成大约1秒
单稳触发器，因为
低脉冲的时候触发
而按键按下置高，
故需加一反向器，
用或非74ls02也可。
T=RC*ln3=1.1RC，故电阻取10u电阻取100k。
5.减数及译码电路
要产生1hz的秒脉冲，同样选用555定时器，接法如下电路，
故选用电容100u，则计算出=14.3k，选用
R1=4.3K,R2=5K。减计数芯片选用十进制74ls192,接法如下，把秒脉冲输入到底下那片的4脚，计数十次后在13脚会产生一个脉冲，输入到上面那片，而上面那片从3减到0后13脚也产生一个负脉冲输入74ls74的清零端，并使74的输出负端接到计数器的置数端使之一直置数，认为倒计时结束，显示部分仍用4511译码显示
6.主持人开关
主持人同样采用微动开关，可控制系统的清零和抢答的开
始 1抢答的开始 2清零
2)系统仿真
仿真时，仿真结果达到了设计目标，由 Proteus 仿真结果达到了设计目标，可以实现当主持人按下开始开关，就开始30s 倒计时，倒计时的时候，有人抢答后号码锁存住一直显示，蜂鸣器发出报警，并且重置倒计时。超时未抢答仍然锁定后禁止抢答直到主持人清零。仿真图如下：
3)印制版图的设计
本次选用Altium Designer Release 10来布置电路板以学习另外的布板软件，其中画的原理图如下：
因为这次走线较多，故采用双面板，也可以锻炼下
4)心得体会
做完板后调试发现抢答时数字不能锁定<怀疑 D 触发器输出），仔细检查仔细检查发现那根线腐蚀断掉那端没有连接好4511 的 5 脚），仔细检查发现那根线腐蚀断掉了，连好之后就能锁定。定时部分也出现问题:数码管显示的数连好之后就能锁
定。定时部分也出现问题: 字不完整，经检查发现有虚焊的现象，修改之后也就显示完整数字了。还有些器件封装出错，导致又
多加了几根跳线。现在调试结果基本上达到要求，实际电路和仿真电路相差不大。通过这次课程设计我不仅更加学会软件的应用熟悉Altium Designer软件的应用，还学会使用了
Proteus 软件对电路进行仿真，通过查找资料巩固了数电知识，虽然 PCB 图画的不够完美，跳线也多，但相信经过这次的磨炼之后，对今后的学习会有很大的帮助。
单片机课程设计专业电气工程及其自动化 指导教师 学生颜良堂 学号B16 题目8 位竞赛抢答器的设计 2013 年 12 月 25 日
目录 一、设计任务与要求. (3) 二、方案设计与论证 (3) 方案一： (3) 方案二： (4) 三、单元电路的设计 (4) 芯片的选择及工作原理 (4) 系统的硬件构成及功能 (4) 四、软件的设计 (5) 主程序流程图 (6) 主程序 (6) 子程序 (7) 1、开始、复位程序 (7) 2、中断程序 . (8) 3、选手键盘扫描程序. (9) 4、数码管显示程序.12 5、抢答时间设计程序.13 6、延时子程序.13 五、仿真与调试. (14) 抢答器调试结果. (14) 六、结论与心得 (16) 附件 1：电路图 (16) 附件 2：源程序 (17) 附、参考文献? (24)
一、设计任务与要求 以单片机为核心，设计一个8 位竞赛抢答器：同时供8 名选手或8 个代表队比赛，分别用8 个按钮S0～ S7 表示。 设置一个系统清除和抢答控制开关S，开关由主持人控制。 抢答器具有锁存与显示功能。即选手按按钮，锁存相应的编号，并在优先抢答选手 的编号一直保持到主持人将系统清除为止。 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30 秒）。 当主持人启动“开始”键后，定时器进行减计时，同时扬声器发出短暂的声响，声 响持续的时间为左右。 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器 上显示00。 通过键盘改变抢答的时间，原理与闹钟时间的设定相同，将定时时间的变量置为全局 变量后，通过键盘扫描程序使每按下一次按键，时间加1（超过30 时置 0 ）。同时单片机不断进行按键扫描，当参赛选手的按键按下时，用于产生时钟信号的定时计数器停 止计数，同时将选手编号（按键号）和抢答时间分别显示在LED 上。 二、方案设计与论证 方案一：
数字系统综合设计与应用 题目：多路智力抢答器 姓名：lele 指导教师：钟学斌 班级学号：电信1071 10211807117 学院：武汉理工大学华夏学院 一、多路智力抢答器设计目的和要求： ①设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是So、S1、S2、S3、S4、S5、S6、S7。 ②给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。 ③抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时红灯亮。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 ②参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 ③如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，
系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。 ·扩展功能 ①抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定(如30s)。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示 ②参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 ③如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。 二、设计步骤： (1)开关阵列电路 图1.2所示为８路开关阵列电路，从图上可以看出其结构非常简单。电路中，Ｒ1～Ｒ8为上拉和限流电阻。当任一开关按下时，相应的输出为低电平，否则为高电平。
数字逻辑课程设计 自从它被发明的那天起，就成为人们生活中必不可少的一种工具，尤其是在现在这个讲 究效率的年代，时钟更是在人类生产、生活、学习等多个领域得到广泛的应用。然而随着时 间的推移，人们不仅对于时钟精度的要求越来越高，而且对于时钟功能的要求也越来越多，时钟已不仅仅是一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的
功能。诸如闹钟功能、日历显示功能、温度测量功能、湿度测量功能、电压测量功能、频率测量功能、过欠压报警功能等。钟表的数字化给人们的生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。可以说，设计多功能数字时钟的意义已不只在于数字时钟本身，更大的意义在于多功能数字时钟在许多实时控制系统中的应用。在很多实际应 用中，只要对数字时钟的程序和硬件电路加以一定的修改，便可以得到实时控制的实用系统， 从而应用到实际工作与生产中去。因此，研究数字时钟及扩大其应用，有着非常现实的意义。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路?目前,数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择? 前言 (2) 目录 (2) 题目 (2) 摘要 (2) 关键字 (3) 设计要求 (3) 正文 (3) 1电路结构与原理图 (3) 2数码显示器 (3) 60进制计数和24进制计数 (4) 校时 (7) 振荡器 (8) 3.计算、仿真的过程和结果 (9) 鸣谢 (11) 元器件清单 (11) 参考文献 (11) 总结与体会 (11) 教师评语 (12) 数字时钟的课程设计 摘要： 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高 的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前, 数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。本设计采用74LS290. 74LS47.BCD七段数码管和适当的门电路构成，可实现对时、分、秒等时间信息的采集和较时 功能地实现?
课题名称：数显抢答器的设计
数字电子课程设计任务书
目录 1绪论 1.1 摘要 (4) 1.1 设计题目：抢答器电路设计 (4) 1.2 设计任务和要求 (4) 1.3 方案比较 (4) 2系统总体方案及硬件设计 (5) 2.1 系统总体方案 (5) 2.2 硬件设计 (6) 3软件设计 (12) 3.1 单元电路设计 (12) 3.1.1 抢答电路 (12) 3.1.2 定时电路 (14) 3.1.3 报警电路 (15) 3.1.4 时序控制电路 (15) 4课程设计体会 (17) 5参考文献 (18)
摘要 随着我国经济和文化事业的发展，在很多竞争场合要求有快速公正的竞争裁决，例如证券、股票交易及各种智力竞赛等。在现代社会生活中，智力竞赛更是作为一种生动活泼的教育形式和方法能够引起观众极大的兴趣。而在竞赛中往往分为几组参加，这时针对主持人提出的问题，各组一般要进行必答和抢答，对必答一般有时间限制，到时有声响提示；对于抢答，要判定哪组先按键，为了公正，这就要有一种逻辑电路抢答器作为裁判员。一般抢答器由很多门电路组成，线路复杂，可靠性低，特别是抢答路数增多时，实现起来更加困难。本文介绍了一种利用数字电路实现的抢答系统，具有很强的实用性。 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并数码管上显示选手的编号，同时扬声器给出声音提示；同时封锁输入电路，禁止其它选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。抢答器具有定时抢答的功能，且一次抢答的时间为3秒。当主持人启动“开始”键后，要求定时器立即进行减计时，并用显示器显示通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止；如果定时抢答的时间已到，而没有选手抢答时，本次抢答无效，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示0并闪烁。经过布线、焊接、调试等工作后数字抢答器成形。
梧州学院 课程设计论文（2013-2014学年下学期） 课程名称数字电路 论文题目八路数字智力抢答器 系别信息与电子工程学院 专业电子信息工程 班级电本一班 学号000000000000 学生XX 聪明的小强 指导教师xxx 完成时间2015 年7 月
抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。本设计以八路智力竞赛抢答器为基本概念，从实际应用出发, 用数字、模拟电子器件设计具有扩充功能的抢答器。该设计数字抢答器就是利用数字电子技术实现的。主要为了实现抢答、定时、显示、报警功能。其电路由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。当有选手按下按钮时，优先锁存，其他选手在按时无响应，直到主持人按下清零按钮之后，才能开始下一轮的抢答。比较实用。 该数字抢答器可以广泛应用于各种竞赛，确保竞赛的准确，公平。该数字抢答器虽然可以用单片机程序来完成，但繁琐和代价高。而用集成电路设计制作抢答器：方便，价格便宜，还易于扩展。 关键字：编码，译码，555定时器，抢答器
第一章引言 (1) 1.1 设计要求 (1) 1.2 系统概述 (1) 第二章设计方案分析与论证 (3) 2.1 设计方案分析 (3) 2.2 方案的论证与选择 (3) 第三章单元电路设计 (5) 3.1 抢答电路设计 (5) 3.2 定时电路设计 (7) 3.1 时序控制电路设计 ................................................................ (13) 第四章智能抢答器实物制作 (15) 4.1 原理图设计和PCB设计 (15) 4.2 实物焊接及调试 (16) 4.2 实物展示 (17) 第五章测试结果分析与设计体会 (20) 5.1 测试结果与分析 (20) 5.2 设计体会与实验总结 (20) 参考文献 (21) 附录元器件清单 (22)
《数字电子技术》课程设计报告 8路智力抢答器 设计与制作 设计要求： 1、可同时供8名选手或8个代表队参加比赛； 2、主持人控制系统的清零（编号显示数码管灭灯）和抢答 的开始； 3、抢答器具有数据锁存和显示的功能； 4、抢答器具有定时抢答的功能，且一次抢答的时间可以由 主持人设定； 5、具有报警功能。 成绩：评阅人： XX科技学院理学院
8路智力抢答器 设计与制作 8路智力抢答器是一种用数字电路技术实现由主持人控制、定时抢答、报警功能的装置。他是在规定的时间内进行抢答。一旦有人抢答，显示器上会同时显示抢答时间和抢答选手号码。当超出规定时间时，即使抢答，不会显示选手号码。 8路智力抢答器包括组合逻辑电路和时序电路。通过此次设计与制作，进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于8路智力抢答器包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 一、设计要求 （一）设计指标 1、计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、 2、 3、 4、 5、 6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0——S7。 2、给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。 3、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管行显示出选手的编号，
同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 4、抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30s）。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出短暂的声响。 5、参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 6、如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。 （二）设计要求 1、画出电路原理图（或仿真电路图）； 2、元器件及参数选择； 3、电路仿真与调试； （三）制作要求自行装配和调试，并能发现问题和解决问题。 （四）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 二、原理框图 抢答器系统原理框图如下所示。它由主体电路和扩展电路两部分组成，主体电路完成基本抢答后，选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答，扩展电路完成定时
数字逻辑课程设计报告
数字逻辑课程设计 多功能数字钟 班级： 学号： 课程设计人： 指导老师： 课题： 完成时间：
一、设计目的： 学会应用数字系统设计方法进行电路设计，熟练地运用汇编语言。 二、设计任务及要求： 1.记时、记分、记秒 2.校时、校分、秒清0 3.整点报时 4.时间正常显示 5.闹时功能 三、设计思路： 将整个闹钟分为以下几个模块，每个模块中都有详细的各部分的设计思路，源代码及仿真图像，生成的器件。 1.计时模块 计小时：24进制计数器 计分、计秒：60进制计数器 计时间过程： 计秒：1HZ计数脉冲，0~59循环计数，计数至59时产生进位信号。 计分：以秒计数器进位信号作为分计数脉冲，0~59循环计数，59时产生进位。 计时：以分计数器进位信号作为时计数脉冲，0~23循环计数，23时清0。 二十四进制计数器代码： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cnt24 is port (clk:in std_logic; qh,ql:out std_logic_vector(3 downto 0)); end cnt24; architecture behave of cnt24 is signal q1,q0:std_logic_vector(3 downto 0); begin process(clk) begin if(clk'event and clk='1')then if(q1="0010" and q0="0011")then q1<="0000";q0<="0000"; elsif(q0="1001")then q0<="0000";q1<=q1+'1'; else q0<=q0+'1'; end if; end if; qh<=q1; ql<=q0;
四 路 抢 答 器 设 计 实 验 报 告 信息科学技术学院自动化*班 ****
四路抢答器设计实验报告 一、设计任务： 1、巩固和加深对电子电路基本知识的理解，提高综合运用本课程所学知识的能 力。 2、养成根据设计需要选学参考书籍，查阅相关手册、图表和文献资料的自学能力。 3、通过电路方案的分析、论证和比较，设计计算和选取元器件、电路组装、 调试和检测等环节，初步掌握简单实用电路的分析方法和工程设计方法。 4、学会简单电路的实验调试和性能指标的测试方法，提高学生动手能力和进行 数字电子电路实验的基本技能。 二、技术指标 抢答器是一种具有优先输出的电子电路。它的基本功能是，在四组参赛的情况下，首先抢答者发出抢答信号，此时其他参赛组的抢答电路即失去控制作用。在优先抢答者解除抢答信号后，电路才自动恢复到各组又可均等抢答的状态中。 1、设计一个可供4人进行的抢答器。 2、系统设置复位按钮，按动后，重新开始抢答。
3、抢答器开始时数码管无显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。抢答后显示优先抢答者序号，同时发出音响。并且不出现其他抢答者的序号，这样其它选手无法再抢答，达到抢答目的。 4、抢答器具有定时抢答功能，本抢答器的时间设定为10秒，当主持人启动“开始”开关后，定时器开始减计。 5、设定的抢答时间，选手可以抢答，这时定时器开始工作，显示器上显示选手 的和抢答时间。并保持到主持人按复位键。 6、当设定的时间一到，而无人抢答时，本题报废，选手们无法再抢答，同时扬 声器报警发出声音，定时器上显示0。 三、元件清单：
抢答器，顾名思义就是用于比赛时，跟对手比反应时间，思维运转快慢的新型电器。随着社会科技技术的不断发展，他的应用场合也随之增加；技术含量大大提升；更加方便可靠。 近年来随着科技的飞速发展， PLC的应用不断地走向深入，同时带动传统的控制检测技术的不断更新，可编程控制器由于其优良的控制性能，极高的可靠性，在各行各业中的应用日益广泛普及。对于抢答器其广泛用于电视台、商业机构、企事业工会组织、俱乐部及学校等单位组织举办各种知识、技术竞赛及文娱活动时作抢答之用，为竞赛增添了刺激性、娱乐性，在一定程度上丰富了人们的业余生活，并且给人的视觉效果非常好，是各单位开展素质教育、精神文明、娱乐活动的必备产品。 PLC的应用领域已经拓宽到了各个领域，在日常生活中，智能抢答器广泛的应用于各种竞赛和抢答场合。越来越多的抢答器投入市场，可是大部分的抢答器主要采用的是单片机系统；而单片机系统由于稳定性不高。用PLC进行知识竞赛抢答器设计，其控制方便，灵活，只要改变输入PLC的控制程序，便可改变竞赛抢答器的抢答方案。所以我们设想利用PLC进行抢答器的设计 关键词：抢答器反应时间可编程控制器单片机 PLC
一、引言 (1) 二、系统总体方案设计 (2) 2.1 可编程控制器简介 (2) 2.2 PLC的结构组成及工作原理 (3) 三、PLC控制系统设计 (6) 3.1控制系统选取 (6) 3.2 控制要求分析 (6) 3.3 控制系统I/O分配 (8) 3.4 控制系统程序梯形图 (8) 3.5 控制系统程序语句表 (8) 3.6 控制系统接线图 (8) 四、结论 (9) 五、设计总结 (10) 六、谢辞 (11) 七、附录 八、参考文献
数字逻辑课程设计实验报告 题目数字钟 姓名桂大有 班级网络工程103班 学号109074360 指导教师陆勤 完成日期2012年5月21日
数字钟的设计 1.数字钟的功能描述 (1)计时和显示功能 采用24小时计时并以十进制数字显示时、分、秒（时从00-23，分、秒从00-59）。 (2)校对动能 当数字时钟走的有偏差时，应能够手动校时。 2.数字钟的设计思路 根据功能要求，整个数字时钟分为计时和校时两大部分。 计时部分秒计时电路接收1Hz时基信号，进行60进制计数，计满后秒值归0，并产生1/60Hz时钟信号；分钟计时电路接受1/60Hz时钟信号，进行60进制计数，计满后分钟值归0，并产生1/3600Hz时钟信号，小时计时电路接收1/3600Hz时钟信号，进行24小时计数，计满后小时、分、秒皆归0，如此循环往复。 校时部分，采用两个瞬态按键配合实现，1号键产生单脉冲，控制数字钟在计时/校时/校分/校秒四种状态间切换，2号键通过控制计数使能端让时/分/秒计数器发生状态翻转以达到指定的数值。 3.系统功能模块介绍 Ⅰ.模块一：数字钟总体原理电路。 其中包含：（1）分钟、秒计时电路（２）小时计时电路（３）计时／校时的切换
Ⅱ.采用原理图和HDL混合设计方式实现数字钟 ①分钟、秒计时电路 分钟、秒计时需要60进制计数，其电路图如下所示： 该电路图用两片７４１６０采用同步连接构成６０进制计数器，通过译码电路识别稳态“５９”，输出低电平使计数器置数为０。整个技术循环为００—>０１—>０２—>…—>５８—>５９—>００—>…，共有６０个稳定状态。计数值采用ＢＣＤ码形式，Ｑ７～Ｑ４表示分钟或秒的十位，Ｑ３～Ｑ０表示分钟或秒的各位。ＥＮ输入端当正常计数状态时接收分钟计时电路的进位输出，，而在校时状态时接收校时脉冲用于控制小时值的翻转。计满进位输出端ＣＯ用于触发高一级计数器的技术动作。 ②小时计时电路(采用24时制,电路图如下所示)
郑州电力职业技术学院毕业生设计 题目：八人抢答器课程设计 系别：电力工程系 专业：供用电技术 班级：09供电三班 学号： 姓名：张华永 设计成绩指导教师赤娜 答辩成绩主答辩教师 综合成绩答辩委员会主任 目录 一引言 (4) 1.1 设计要求 (4) 1.2 功能要求 (4) 1.3 功能介
绍 (4) 二方案设计与论证 (4) 2.1 各部分电路简述 (4) 2.2 设计方案简述 (5) 三系统分析与设计 (5) 3.1 抢答器电路设计与相关元器件 (5) 3.2 定时电路设计与相关元器件 (7) 3.3 报警电路设计与相关元器件 (9) 3.4 时序电路与相关元器件 (9) 3.5 智力抢答器电路原理图 (10)
3.6 元器件清单 (11) 设计总结体会 (13) 参考文献 (14) 摘要 随着电子技术的发展，它在各个领域的应用也越来越广泛。人们对它的认识也逐步加深。人们也利用了电子技术以及相关的知识解决了一些实际问题。如：智能抢答器的设计与制作。抢答器是竞赛问题中一种常用的必备装置，从原理上讲，它是一种典型的数字电路。数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；主持人按开始按钮示意开始，以上两部分组成主体电路。通过定时电路实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。在抢答电路中利用一个优先编码器译出最先抢到答题权的选手的编号并经LED显示器显示出来，同时还要封锁电路以防其他选手再抢答。当选手答题完成后，主持人将系统恢复至零。 关键词：抢答；计时；锁存 一引言 （一）设计要求 1.设计一个智力抢答器,可同时供8名选手或8个代表队参加比赛. 他们的编号分别是1、2、3、4、5、6、7、8，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。
抢答器课程设计报告 我们要掌握抢答器电路原理和分析电路设计流程，每个电路的设计都要有完整的设计流程。 1、本课题要求设计一台可供4名选手参加比赛的智力竞赛抢答器。 2、4名选手编号为1、2、 3、4各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1、2、3、4。 3、设置一个系统清除和抢答控制开关S，该开关由主持人控制。 4、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，改选手编号立即锁存，并在编号显示器上显示该编号，同时扬声器给出音响提示，同时封锁输入编码电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 本设计主要由COMS系列数字集成电路CD4511、NE555等组成。其工作原理为：接通电源后，将开关拨到”清除”状态，抢答器处于禁止状态，编号显示器不亮；将开关置于“开始”状态，抢答器开始工作。在抢答时，抢答器完成：优先判断、编号锁存、编号显示、蜂呜发音。当一轮抢答之后，如果再次抢答必须再次操作“清除”和“开始”状态开关抢答器才能工作。 1、开关编码电路
电路中，R1、R2、R3、R4、用于分压，当任一开关按下时，相应的输出为高电平，否则为低电平。电路直接把每个开关对应的BCD8421码中为“1”的隔着二极管连到对应的线上，其中二极管的作用是防止短路。当某个开关按下时，与它相连的输出线将为高电平，其它输出线为低电平，输出既为这个开关的8421码。 2、显示电路 这部分电路要求将编码电路送入8421码，译为十进制数并驱动七段数码显示管显示出答题者的编号。CD4511是一块BCD—十进制译码/驱动器，并带有锁存端口。 3、控制电路 这部分电路的作用完成三个任务：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是使其他选手按键操作无效；三是防止提前按键。 按下未按下“开始”按钮前，CD4511BLANKING引脚为低电平，CD4511不工作，可防止抢答者提前按键。当“开始”按下后，当所有抢答者开关均未按下时，锁存器输出全为低电平，该信号作为锁存器使能端LD的控制信号，使锁存器处于等待接收触发输入状态；当任一开关按下时，输出信号中必有一路为高电平，经逻辑或运算后U1A输出为高电平。一但有高电平输入，不管另一输入端状态如何，输出保持高电平不变，这个电平控制CD4511锁存端使其他按键操作无
课程设计(综合实验)报告 题目：第四个实验数字电子钟院系：计算机科学系 班级：计算计科学与技术1班学号： 学生姓名： 队员姓名： 指导教师：
《数字逻辑》综合实验 任务书 一、目的与要求 1 目的 1.1综合实验是教学中必不可少的重要环节，通过综合实验巩固、深化和扩展学生的理论知识与初步的专业技能，提高综合运用知识的能力，逐步增强实际工程训练。 1.2注重培养学生正确的设计思想，掌握综合实验的主要内容、步骤和方法。 1.3培养学生获取信息和综合处理信息的能力、文字和语言表达能力以及协作工作能力。 1.4提高学生运用所学的理论知识和技能解决实际问题的能 及其基本工程素质。 2.要求 2.1 能够根据设计任务和指标要求，综合运用电子技术课程中所学到的理论知识与实践技能独立完成一个设计课题。 2.2根据课题需要选择参考书籍，查阅手册、图表等有关文献资料。要求通过独立思考、深入钻研综合实验中所遇到的问题，培养自己分析、解决问题的能力。 2.3进一步熟悉常用电子器件的类型和特性，掌握合理选用的原则。 2.4学会电子电路的安装与调试技能，掌握常用仪器设备的正确
使用方法。利用“观察、判断、实验、再判断”的基本方法，解决实验中出现的问题。 2.5学会撰写综合实验总结报告。 2.6通过综合实验，逐步形成严肃认真、一丝不苟、实事求是的工作作风和科学态度，培养学生树立一定的生产观点、经济观点和全局观点。要求学生在设计过程中，坚持勤俭节约的原则，从现有条件出发，力争少损坏元件。 2.7在综合实验过程中，要做到爱护公物、遵守纪律、团结协作、注意安全。 二、主要内容 数字电子钟 设计一台能显示时﹑分、秒的数字电子钟，要求如下： 1）秒﹑分为00—59六十进制计数器，时为00—23二十四进制计数器； 2）可手动校正：可分别对秒﹑分﹑时进行手动脉冲输入调整或连续脉冲输入校正，（校正时不能输出进位）。 元器件选择 74LS162：4块与非门74LS00：2块共阳数码管LED 74LS161：2块GAL16V8：2块晶体振荡器：1MHZ GAL20V8：1块TDS-4实验箱 导线若干 所需要器件的图片如下
目录 1. 原理分析（by 张潇） (2) 1.1 设计任务 (2) 1.2 性能指标 (2) 1.3 工作原理 (2) 2. 方案选择（by 张潇） (3) 2.1 方案设定 (3) 2.2 方案比较 (3) 2.3 方案选择 (3) 3. 电路原理图绘制及仿真（by 王倩） (3) 3.1 所需元器件型号及数量 (3) 3.2 电路原理图 (4) 3.3 电路仿真结果 (5) 4. Pcb图绘制（by 朱文广） (5) 4.1 pcb绘制步骤 (5) 4.2 pcb绘制原则 (5) 4.3 8路抢答器pcb图 (7) 5. 综合调试（by 朱文广） (7) 5.1 软件调试 (7) 5.2 硬件调试 (9) 6. 总结（by 王倩） (10) 附录1：电路仿真图 (11) 附录2: 8路抢答器完整程序 (12)
1.1 设计任务 以单片机为核心，设计一个8位竞赛抢答器，同时供8名选手或8个代表队比赛。 设置一个系统清除和抢答控制开关S，开关由主持人控制。 抢答器具有锁存与显示功能。即选手按按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。 抢答器具有定时抢答功能，且一次抢答的时间可由主持人设定。 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。 1.2 性能指标 电源电压：直流5V±10% 选手组数：2-8组 初始抢答倒计时：20s 初始回答倒计时：30s 倒计时范围：1-99s可设 倒计时提示时间：最后5s 1.3 工作原理 八路数字抢答器原理框图如图1所示，其工作原理为：接通电源后，主持人未按下开始抢答，抢答器处于禁止状态，数码管显示“----”；主持人宣布“开始”同时按下开始抢答按键，抢答倒计时开始计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，回答倒计时开始计时、禁止二次抢答、数码管显示抢答选手编号以及回答剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。 图1 八路抢答器原理框图
《数字电子技术基础》课程设计题目：八路抢答器
一、计设计任务及要求： 1.设计多路竞赛抢答器 2.抢答器至少控制6 人抢答； 3.设置一个主持人控制开关，控制抢答器的开始与清零； 4.抢答器具有锁存和显示第一个抢答者的编号，并禁止其他人抢答的功能； 5.具有30 秒倒计时显示抢答的时间控制，时间到禁止所有人抢答； 二、方案设计及论证： 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0～S7表示。设置一个系统清除和抢答控制开关S，该开关由老师控制。抢答器具有锁存与显示功能。 即学生按动按钮，锁存相应的编号，并在LED数码管上显示。学生抢答实行优先锁
存，优先抢答学生的编号一直保持到老师将系统清除为止。抢答器具有定时抢答功能，且一次抢答的时间由老师设定（如30秒）。当老师启动"开始"键后，定时器进行减计时。学生在设定的时间进行抢答，抢答有效，定时器停止工作，显示器上显示学生的编号和抢答的时间，并保持到老师将系统清除为止。如果定时时间已到，无人抢答，本次抢答无效，系统禁止抢答，定时显示器上显示00。 设计方案简述 1.定时抢答器的总体框图如下图所示，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当学生按动抢答键时，能显示学生的编号，同时能封锁输入电路，禁止其他选手抢答，扩展电路完成定时抢答的功能。 2.定时抢答器的工作过程是：接通电源时，老师将开关置于“消除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时器倒计时，当定时时间到，却没有学生抢答时，系统报警，并封锁输入电路，禁止学生超时后抢答。当学生在定时时间按动抢答键时，抢答器要完成以下四项工作：优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；控制电路要对输入编码电路进行封锁，避免其他学生再次进行抢答；控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到老师将系统消零为止，当学生将问题回答完毕，老师操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。
数字逻辑课程设计 数字钟 姓名： 学号： 班级：物联网工程131班 学院：计算机学院 2015年10月10日
一、任务与要求 设计任务：设计一个具有整点报时功能的数字钟 要求： 1、显示时、分、秒的十进制数字显示，采用24小时制。 2、校时功能。 3、整点报时。 功能： 1、计时功能： 要求准确计时，以数字形式显示时、分、秒的时间。小时的计时要求为“12翻1”。 2、校时功能： 当数字钟接通电源或者计时出现误差时，需要校正时间（简称校时）。校时是数字钟应具备的基本功能，一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种。“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。 3、整点报时： 每当数字钟计时快要到整点时发出声响；通常按照4低音1高音的顺序发出间断声响；以最后一声高音结束的时刻为整点时刻。 二、设计方案 电路组成框图： 主体电路 扩 展 电 路时显示器 时译码器 时计数器 分显示器 分译码器 分计数器 校时电路 秒显示器 秒译码器 秒计数器 定时控制 仿电台报时 报整点时数
数字钟电路是一个典型的数字电路系统，其由时、分、秒计数器以及校时和显示电路组成。其主要功能为计时、校时和报时。利用60进制和12进制递增计数器子电路构成数字钟系统，由2个60进制同步递增计数器完成秒、分计数，由12进制同步递增计数器完成小时计数。秒、分、时之间采用同步级联的方式。开关S1和S2分别是控制分和时的校时。报时功能在此简化为小灯的闪烁，分别在59分51秒、53秒、55秒、57秒及59秒时闪烁，持续的时间为1秒。 三、设计和实现过程 1.各元件功能 74LS160：可预置BCD异步清除器，具有清零与置数功能的十进制递增计数器。 74LS00：二输入端四与非门 74LS04：六反相器 74LS08：二输入端四与门 74LS20：四输入端双与非门 2.各部分电路的设计过程 （1）时分秒计数器的设计 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。 秒/分钟显示电路：由于秒钟与分钟的都是为60进制的，所以它们的电路大体上是一样的，都是由一个10进制计数器和一个6进制计数器组成；有所不同的是分钟显示电路中的10进制计数器的ENP和ENT引脚是由秒钟显示电路的进位信号控制的。 分和秒计数器都是模M=60的计数器，其计数规律为00—01—…—58—59—00…。可选两片74LS160设计较为简单。 时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。可选两片74LS160设计。
三人抢答计时器 一、摘要 智力竞赛抢答计时器是一名公正的裁判员，它的任务是从若干名参赛者中确定出最先的抢答者，并要求参赛者在规定的时间里回答完问题。 二、设计要求 1.设计一个三人参加的智力竞赛抢答计时器。 2.当有某一参赛者首先按下抢答开关时，相应显示灯亮并伴有声响。此时，抢答器不再接收其他输入的信号。 3.电路具有回答问题时间控制功能。要求回答问题的时间小于等于100秒（显示0～99），时间显示采用倒计时方式。当达到限定时间时，发出声响以示警告。 三、给定条件及元器件 1.要求电路主要选用中规模CMOS集成电路CC 4000 系列。 2.电源电压为5 ~ 10 V 。 3.本设计要求在数字电路实验箱上完成。 四、设计内容 1.电路各部分的组成和工作原理。 2.元件器的选取及其电路图和功能。 3.电路各部分的调试方法。 4.在整机电路的设计调试过程中，遇到什么问，其原因及解决的办法。 五、电路组成和工作原理
图（一） 根据上面所说的功能要求，智力竞赛抢答计时系统的组成框如图（一）所示。 它主要由六部分组成； 1、抢答器——是三人抢答计时器的核心。当参赛者的任意一位首先按下抢答开关时，抢答器即刻接受该信号，指使相应发光二级管亮（或音响电路发出声音），与此同时，封锁住其他参赛者的输入信号。 2、抢答控制电路——由三个开关组成。三名参赛者各控制一个，拨动开关使相应控制端的信号为高电平或低电平。 3、清零装置——供比赛开始前裁判员使用。它能保证比赛前触发器统一清零，避免电路的误动作和抢答过程的不公平。 4、显示声响电路——比赛开始，当某一参赛者按下抢答器开关时，触发器接受该信号，在封锁其他开关信号的同时，使该路的发光二极管发出亮光和蜂鸣器发出声响，以引起人们的注意。 5、计时显示声响电路——是对抢答者回答问题时间进行控制的电路。若规定回答问题时间小于等于100秒（显示为0—99），那么显示装置应该是一个二位数字显示的计数系统。 6、振荡电路——它应该提供给抢答器，计时系统和声响电路工作的控制脉冲。
单片机课程设计报告 题目：电子抢答器系统设计 学院：电气信息学院 专业：通信工程 姓名： 学号： 指导老师：孙晓玲 一、设计任务 设计一个八路的电子抢答器系统，实现功能为：可供8个选手使用，可显示30s 倒计时，并可显示出抢到的选手号，并伴有提示音。 要求：(1)设计出硬件电路； (2)设计出软件编程方法，并写出源代码； (3)用PROTEUS进行仿真； 二、方案设计 1.设置一个定时开关，开关按下后开始30s倒计时，在定时开关按下之前进行抢答无效，使用两位数码管显示倒计时。 2.在30s内，等待八个按钮中任意一个按下，按下后使用一位数码管显示按下的选手号，同时蜂鸣器发出响声。 3.一旦有选手按下后，其他选手再按下均无效，同时30s倒计时停止计时，等待复位信号。 三、硬件设计 （一）选用AT89C51单片机芯片 单片机（SCM）是单片微型计算机（Single Chip Microcomputer）的简称。它是把中央处理器CPU、随机存储器RAM、只读存储器ROM、I/O接口电路、定时/计数器以及输入输出适配器都集成在一块芯片上，构成一个完整的微型计算机。它的最大优点是体积小，可放在仪表内部。但存储量小，输入输出适配器简单，功能较低。目前，单片机在民用和工业测控领域得到最广泛的应用，早已深深地融入人们的生活中。 简单的说，用单片机系统来设计抢答器，实现两组的抢答时间即使是相差几微秒，也可分辨出哪组优先答题。
P0端口（P0.0-P0.7）：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1端口（P1.0-P1.7）：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高电平，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH 编程和校验时，P1口作为第八位地址接收。 P2端口（P2.0-P2.7）：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3端口（P3.0-P3.7）： P3口管脚是一个带有内部上拉电阻的8位的双向I/O端口，可接收输出4个TTL 门电流。当P3口写入“1”后，它们被内部上拉为高电平， 并用作输入。作为输入端时，由于外部下拉为低电平，P3口将输出电流（ILL）。（二）关键电路 1.时钟电路 一般选用石英晶体振荡器。此电路在加电大约延迟10ms后振荡器起振,在XTAL2引脚产生幅度为3V左右的正弦波时钟信号,其振荡频率主要由石英晶振的频率确定。电路中两个电容 C1,C2的作用有两个:一是帮助振荡器起振;二是对振荡器的频率进行微调。C1,C2的典型值为30PF。 单片机在工作时,由内部振荡器产生或由外直接输入的送至内部控制逻辑单元的 时钟信号的周期称为时钟周期。其大小是时钟信号频率的倒数,常用fosc表示。如时钟频率为12MHz,即fosc=12MHz,则时钟周期为1/12μs。 2.复位电路 AT89C51的复位由外部的复位电路实现。复位电路通常采用上电自动复位和按钮复位两种方式。本次设计采用按钮复位方式。 单片机的第9脚RST为硬件复位端，只要持续4个机器周期的高电平即可实现复位，硬件复位后的各状态可知寄存器以及存储器的值都恢复到了初始值。 3.数码管显示电路 本次课程设计采用了7SEG-MPX2-CC 的两位7段共阴极数码管，用来显示30s倒计时，和7SEG-MPX1-CC的一位7段共阴极数码管，用来显示抢答中的选手号码。位选端分别与P2口的第七位，第六位以及第零位相接。同时7段数码管线段通过上拉电阻接power，实现数码管的点亮。 4.报警电路 这里能利用程序来控制单片机P3.7口线反复输出高电平或低电平，即在该口线上产生一定频率的矩形波，接上扬声器就能发出一定频率的声音，再利用延时程序控制“高”“低”电平的持续时间，就能改变输出频率，从而改变音调，使扬声器发出不同的声音。 5.按钮输入电路
课程设计说明书 2015-2016 学年第 1 学期 学院： 专业： 学生姓名：学号：31 课程设计题目：4路抢答器（含直流电源）制作指导教师： 日期：2015-12-18
目录 1、课程设计目的 (3) 2、课程设计内容和要求 2.1、设计内容 (3) 2.2、设计要求 (3) 3、设计方案 (3) 3.1.1、设计电路功能的分析 (3) 3.1.2、方案论证 (4) 3.2、主要芯片介绍 (4) 3.3、抢答电路设计 (8) 3.4、显示电路设计 (9) 3.5、555震荡电路设计 (9) 3.6、电源电路 (10) 3.7、时钟电路 (10) 3.7、违规控制 (11) 3.9、整体电路 (11) 4、课程设计总结 (12) 5、参考文献 (12)
1 课程设计的目的 1，了解抢答器电路设计的基本实现原理； 2，掌握时序逻辑电路的逻辑功能和使用方法； 3、Protues仿真。 2 课程设计的设计和要求 2.1 设计内容 1，查阅所用器件技术资料，详细说明设计的抢答器电路工作流程； 2，抢答器电路采用与编码器、译码器、定时器、电阻、电容、与或非门等电子器件构成，参加组数为四组。 3，电路可以实现由选手按键先后判断谁获得答题权；抢答成功时点亮相应的指示灯，且抢答成功选手号数在数码管上显示。 4，主持人没有按抢答开始按键时，若有人抢答，抢答无效，且该选手直接取消抢答资格； 5, 抢答开始后有20S抢答倒计时，成功抢答后要有60S回答问题倒计时。 2.2 设计要求 基本要求： (1) 在抢答开始后，若有参赛者按下抢答按钮，能准确判断出最先按下抢答按钮的参赛选手，并把其编号显示出来。 (2) 成功抢答后，若再有人按下抢答按钮，抢答状态不发生改变。 (3)具有复位功能，按下复位按钮，可进入下一次抢答准备阶段。 (4)要完成作品的仿真演示（用proteus仿真软件实现）和实物制作（万能板上焊接电路），且作品设计中只能用编码器、译码器、定时器、电阻、电容、与或非门等基本器件或芯片，不可以用单片机或PLC等控制器。 （5）作品工作电压只提供交流220V电源，作品中所用其他电压由交流220V 电源进行转换供给，电源转换电路须自行设计制作。 发挥部分： （1）抢答开始后要有20S抢答倒计时，成功抢答后要有60S回答问题倒计时。 （2）若抢答者违规，能实现用指示灯记录违规情况，达到一定违规次数后有相应处理措施。 （3）在实现上述功能外，可自行设计增加具有创新特色的抢答器附加功能。 3 方案的设计 3.1.1设计电路功能的分析 通过任务书可知该电路的功能为：1，主持人还没说开始抢答，选手不能抢答，如果有选手在主持人还没说开始抢答时抢答会被视为违规操作，违规者直接取消抢答资格；2，主持人说开始抢答时，选手开始抢答,抢答开始后有20S抢答倒计时；3，抢答时，分辨出选手按键的先后并锁存优先抢答器的编号，使非优先者抢答无效；4，抢答成功的人对应的发光二级管亮并数码管显示对应的号数；5，抢答时间有60秒，60秒后自动复位，若60秒内回答完，可以手动复位。