电子信息工程综合课程设计报告
题目：锁相环频率合成器
学院：信息工程学院
专业： 11级电子信息工程
学号： 2011550901
姓名：倪洁
指导教师：苏永新
完成日期： 2014年11月26日
目录
摘要： (2)
一、频率合成器简介 (3)
二、锁相环频率合成器原理 (3)
2.1 锁相环路设计基础 (3)
2.1.1锁相环基本原理 (3)
2.1.2 基本环路方程 (5)
2.1.3 环路相位模型和基本方程 (8)
2.1.4锁相环工作过程的定性分析 (9)
2.1.5锁相环路的线性分析 (10)
2.2频率合成器及其技术指标 (11)
2.3锁相环频率合成器工作原理 (12)
三、确定电路组成方案 (13)
四、设计方法 (13)
4.1、振荡源的设计 (13)
4.2、N分频的设计 (14)
4.3、1KHZ标准信号源设计（即M分频的设计） (16)
五、锁相环参数设计 (16)
六、仿真图如下 (17)
七、焊接图 (17)
八、调试步骤 (18)
九、实验遇到问题及解决办法 (18)
十、心得体会 (19)
锁相环设计频率合成器
摘要：
现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。
锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。
本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。
关键词：锁相环频率合成器
一、频率合成器简介
频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。用来产生这些频率的部件就成为频率合成器或频率综合器。频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。
频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。该方法频率转换时间快(小于100ns)，但是体积大、功耗大，成本高，目前已基本不被采用。锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。
本次实验设计的是锁相频率合成器。
二、锁相环频率合成器原理
2.1 锁相环路设计基础
这一部分首先阐明了锁相环的基本原理及构成，导出了环路的相位模型和基本方程，概述了环路的工作过程，
2.1.1锁相环基本原理
锁相环（PLL）是一个相位跟踪系统。最基本的锁相环方框图如图1所示。它包括三个基本部件，鉴相器（PD）环路滤波器（LF）和压控振荡器（VCO）
图１ 锁相环的基本构成
设参考信号
()sin[()]r r r r u t U t t ωθ=+ (1)
式中 Ur 为参考信号的幅度 ωr 为参考信号的载波角频率
θr (t)为参考信号以其载波相位ωr t 为参考时的瞬时相位 若参考信号是未调载波时，则θr (t)= θ1=常数。
设输出信号为 0()cos[()]o o o u t U t t ωθ=+
(2)
式中 U o 为输出信号的振幅,ω0为压控振荡器的自由振荡角频率
θ0 (t)为参考信号以其载波相位ω0t 为参考时的瞬时相位, 在VCO 未受控制 它是常数，受控之后他是时间函数。则两信号之间的瞬时相位差为
0000()(())(())()()e r r r r t t t t t θωθωθωωθθ=+-+=-+-
(3)
由频率和相位之间的关系可得两信号之间的瞬时频差为
(4)
鉴相器是相位比较器，它把输出信号u o (t)和参考信号u r (t)的相位进行比较，产生对应于两信号相位差θe (t)的误差电压u d (t)。环路滤波器的作用是滤除误差电压u d (t)中的高频成分和噪声，以保证环路所要求的性能，提高系统的稳定性。压控振荡器受控制电压u c (t )的控制，u c (t)使压控振荡器的频率向参考信号的频率靠近，于是两者频率之差越来越小，直至频差消除而被锁定。
因此，锁相环的工作原理可简述如下：首先，鉴相器把输出信号u o (t)和参考
0()()
e r d t d t dt dt
θθωω=--参考信号
PD
u r
( t ) LF
u d
( t )
VCO
u c ( t )
u o ( t )
输出信号
信号u r (t)的相位进行比较，产生一个反应两信号的相位差θe (t)大小的误差电压u d (t)，u d (t)经过环路滤波器的过滤得到控制电压u c (t)。u c (t)调整VCO 的频率向参考信号的频率靠拢，直至最后两者频率相等而相位同步实现锁定。锁定后两信号之间的相位差表现为一固定的稳态值。即
(5)
此时，输出信号的频率已偏离了原来的自由频率ω0[控制电压u c (t)=0时的频率]，其偏移量由式（4）和式（5）得到为
这时输出信号的工作频率已变为
00()(())c c r d t d
t t dt dt
θωθωω+=+= (6) 由此可见，通过锁相环路的相位跟踪作用，最终可以实现输出信号与参考信号同步，两者之间不存在频差而只存在很小稳态相差。 2.1.2 基本环路方程
为了建立锁相环路的数学模型，首先建立鉴相器、环路滤波器、压控振荡器的数学模型。
1. 鉴相器
鉴相器(PD)又称相位比较器，它是用来比较两个输出信号之间的相位差 θe (t)。鉴相器输出的误差信号u d (t)是相差θe (t)的函数。
鉴相器按其鉴相特性分为正弦型，三角形和锯齿波形。作为原理分析，通常使用正弦型，较为典型的正弦鉴相器可用模拟乘法器与低通滤波器的串接构成。 其模型如图2所示：
u i (t) u d (t)
u o (t)
图２ 正弦鉴相器模型
()lim 0
e t d t dt
θ→∞=00
()
r d t dt
θωω=-LPF
若以压控振荡器的载波相位ω0t 作为参考，讲输出信号u 0(t)与参考信号u r (t)变形，有：
0002()cos[()]u t U t t ωθ=+
01()sin[()]sin[()]r r r r r u t U t t U t t ωθωθ=+=+
式中，θ2 (t)= θ0 (t)，
100()()()()r r r t t t t t t θωωθωθ=++=?+
将u 0(t)与u r (t)相乘，滤波2ω0分量，可得：
12()sin[()()]()d d d e u t U t t U t θθθ=-=
式中，U d (t)= K m U r U o /2，K m 为相乘器的相乘系数，单位为[1/V]，U d 越大，
在同样的θe (t)下，鉴相器的输出就越大。因此，U d 在一定程度上反映了鉴相器的灵敏度。θe (t)= θ1 (t)- θ2 (t)为相乘器输入电压的瞬时相位差。下图是正弦鉴相器的数学模型和鉴相特性。
图3 正弦鉴相器的数学模型
图4 正弦鉴相器的鉴相特性
2.环路滤波器
环路滤波器（LF ）是一个线性低通滤波器，用来滤除误差电压u d (t)中的高频分量和噪声，更重要的是它对环路参数调整起到决定性作用。环路滤波器由线性原件电阻、电容、和运算放大器组成。它是一个线性系统。
－2π－π－π2
－3π
2
π2
π
3π2
2πθe (t )
U d (t )
U d sin()
θ1 (t) θe (t)
θ0(t)
U d (t)sin θe (t)
常用的环路滤波器有RC 积分滤波器、无源比例积分滤波器和有源积分滤波器三种。下面以介绍有源比例积分滤波器为主。
有源比例积分滤波器
有源比例积分滤波器由运算放大器组成。当运放器开环电压增益A 为有限值时，它的传递函数为
(7)
式中'111222();R AR R C R C ττ=++=
由图5可见，它也具有低通特性与比例作用。相频特性也有超前校正的作用。
图5 有源比例积分滤波器及其特性
3.压控振荡器
压控振荡器（VCO ）是一个电压-频率变换器，再换路政作为被控振荡器，它的振荡频率应随输入控制电压u c (t)的线性的变化，即
(8)
式中ωv (t)是VCO 的瞬时角频率，K 0是线性特性斜率，表示单位控制电压，可使VCO 角频率变化的数值。因此又称为VCO 的控制灵敏度与增益系数，单位为[/rad s v ?].在锁相环路中，VCO 的输出对鉴相器起作用的不是瞬时角频率，而是瞬时相位，即
12()()()
c t t t θθθ=-
(9
＋
－C
R 1
u d
u c
R 220 lg |F (j Ω)/dB
Ω (对数刻度)?(Ω)0
－45°(b )
τ1
τ2
20 lg 20 lg 2τ1
τ2
－90°
－ 6 dB/倍频程
(a )
/°
Ω (对数刻度)
1/τ2
2
1()1()()1c d U s s F s A U s s ττ+=
=-'
+0()()
v d c t k u t ωω=+
)
将此式与u o (t )=U o cos ［ω0t +θ2(t )］，比较，可以知ω0t 为参考时的输出瞬时相位为
2()sin ()()d d e K t U t F p p
θθ= (10)
由此可见，VCO 在锁相环中起了一次积分作用，因此也称他为环路中的固有积分环节。上式就是压控振荡器相位控制的模型，若对上式进行拉氏变换，可
得到在复频域的表示式为
VCO 的传递函数为
(11)
下图为VCO 的复频域的数学模型。
图6 VCO 的复频域模型
2.1.3 环路相位模型和基本方程
上面分别得到了鉴相器，环路滤波器和压控振荡器的模型，将三个模型连接起来，就可以得到锁相环路的模型。如下图7所示
图7 锁相环路相位模型
复时域分析时可用一个传输算子F(p)来表示。其中（p=d/dt ）是微分算子。
22()()
()
c
d
d c U s k s
s k U s s
θθ==
θ1(t) θe (t)
U d sin[]
F(p)
0K p
u d (t)
u c (t)
θ2(t)
0K p
K s
u c (t)
θ2(t)
θ2(s)
u c (s)
由上图可以得出锁相环路的基本方程。
(12)
(13)
将(9)代入(8)得
(14)
设环路输入一个频率ωr 和相位θr 均为常数的信号，即
式中，ω0是控制电压u c (t)=0时VCO 的固有振荡频率，θr 是参考输入信号的相位。
令
则 (15)
将式(11)代入式（10）可得固有频率输入时的环路基本方程
(16)
在闭环之后的任何时刻存在着如下关系：
瞬时频差=固有频差-控制频差，
记为0()v ωωω?=?-?，即00()()r v r v ωωωωωω-=--- 2.1.4 锁相环工作过程的定性分析
式（12）是锁相环路的基本方程，求解此方程，就可以获得锁相环路的各种性能指标，如锁定、跟踪、捕获、失锁等。但要严格的求解基本方程式往往是比较困难的。式中已认为压控振荡器的控制为线性，但因鉴相特性的非线性，基本方程是非线性方程。又因为压控振荡器的固有积分作用，基本方程至少是一阶非线性微分方程。若在考虑环路滤波器的积分作用，方程可能是高阶的。 1.锁定状态
122()()()()sin ()()
c d d e t t t K t U t F p p
θθθθθ=-=101()()sin ()()()sin ()()
e d e e p t p t K U t F p p t K t F p θθθθθ=-=-00()sin[]sin[()r r r r r r r
u t U t U t t ωθωωωθ=+=+-+10100
()()()r r r t t p t θωωθθωωω=-+=-=?00()sin ()()
e d e p t K U t F p θωθ=?-
当在环路作用下，调整控制频差等于固有频差时，瞬间相差θe (t)趋向于一个固定值，并一直保持下去，即满足
(17)
此时认为锁相环路进入锁定状态。 2.跟踪过程
跟踪是在锁定的前提下，输入参考频率和相位在一定的范围内，以一定的速率发生变化时，输出信号的信号与相位以同样的规律跟随变化，这一过程称为环路的跟踪过程。
3.失锁状态
失锁状态是瞬时频差ωr -ωv 总不为零的状态。这时环路具有频率牵引效应。 4.捕获过程
若环路原本是失锁的，但环路能够通过自身的调节由失锁进入锁定的过程称为捕捉过程。
2.1.5 锁相环路的线性分析
锁相环路的线性分析的前提是环路同步，线性分析实际上是鉴相器的线性化。虽然压控振荡器也可能是非线性的，但只要恰当的设计与使用就可以做到控制特性线性化。鉴相器在具有三角波和锯齿波鉴相特性是具有较大的线性范围. 而对于正弦型鉴相特性,当|θe |≤π/6时,可把原点附近的特性曲线视为斜率为K d 的直线,如图8所示。因此可得：
(18)
用K d θe (t )取代基本方程式(16)中的
10()()()()e d e p t p t K K F p t θθθ=-
(19)
U d sin θe (t )可得到环路的线性基本方程或
10()()()e e p t p t K F t θθθ=-
(20)
式中，K=K 0K d 称为环路增益。K 的量纲为频率。式(20)相应的锁相环线性
()()
d d c u t K t θ=lim ()0
e t p t θ→∞
=
相位模型如下图所示。
图8正弦鉴相器线性化特性曲线 图9 线性化鉴相器的模型
图 10 锁相环的线性相位模型(时域)
2.2频率合成器及其技术指标
频率合成一个或少量的高准确度高稳定的标准频率作为参考频率,由此导出多个或大量的输出频率.这些输出频率的准确度和稳定度与参考频率是一致的,频率合成器就是用来产生这些频率的部件.
1． 频率范围
频率范围是指频率合成器输出的最低频率f omin 和最高频率f omax 之间的变化范围,也可用覆盖系数k=f omax /f omin 表示（k 又称之为波段系数）。如果覆盖系数k>2~3时,整个频段可以划分为几个分波段。在频率合成器中,分波段的覆盖系数一般取决于压控振荡器的特性。
2． 频率间隔（频率分辨率）
频率合成器的输出是不连续的。两个相邻频率之间的最小间隔,就是频率间隔。频率间隔又称为频率分辨率。不同用途的频率合成器,对频率间隔的要求是不相同的。
3． 频率转换时间
频率转换时间是指频率合成器从某一个频率转换到另一个频率,并达到稳定
－2π
－π0
π
2π
θe (t )
u d (t )
K d
U d K d
θ1(t)
θe (t)
θ2(t)
K d θe (t)
K d
F(p)
K p
θ1 (t)
θe (t)
θ2(t)
2()t θ
所需要的时间。它与采用的频率合成方法有密切的关系。
4． 准确度与频率稳定度
频率准确度是指频率合成器工作频率偏离规定频率的数值,即频率误差。而频率稳定度是指在规定的时间间隔内,频率合成器频率偏离规定频率相对变化的大小。
2.3锁相环频率合成器工作原理
锁相频率合成的基本方法是：锁相环路对高稳定度的参考振荡器锁定，环内串接可编程的程序分频器，通过编程改变程序分频器的分频比N ，从而就得到N 被参考频率的稳定输出。按上述方式构成的单环锁相频率合成器是锁相频率合成器的基本单元。锁相频率合成器基本框图如图所示：
图11 锁相环频率合成器原理图
锁相环可用来实现输出和输入两个信号之间的相位同步。当没有基准(参考)输入信号时, 环路滤波器的输出为零(或为某一固定值) 。这时, 压控振荡器按其固有频率f V 进行自由振荡。当有频率为R f 的参考信号输入时, R u 和V u 同时加到鉴相。如果R f 和f V 相差不大, 鉴相器对R u 和V u 进行鉴相的结果, 输出一个与R u 和V u 的相位差成正比的误差电压d u , 再经过环路滤波器滤去d u 中的高频成分, 输出一个控制电压c u , c u 将使压控振荡器的频率f V (和相位)发生变化, 朝着参考输入信号的频率靠拢, 最后使f V = R f 。压控振荡器的输出信号与环路的输入信号(参考信号)之间只有一个固定的稳态相位差, 而没有频差存在。相差不再随时间变化, 误差电压为一固定值, 这时环路就进入“锁定”状态。
参考 振荡器 参考分频器
÷R 鉴相器 PD
低通滤波器
LPF
可变分频器 ÷N
压控振荡器 VCO
输出f 0
此时有: R f = d f
d f 是VCO 输出频率0f 经N 次分频后得到的, R f 是
参考频率osc f 经过R 分频得到的, 即：
R f = osc f /R d f = 0f /N
所以, 输出频率
0f =N ×R f =
N
R
×osc f 这就可以实现按增量R f 来改变输出频率, 实现频率合成, 当然R f 也是可以通过选择不同的R 来改变的。
三、确定电路组成方案
原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N ，从而就得到N 倍参考频率的稳定输出。
晶体振荡器输出的信号频率f1，经固定分频后（M 分频）得到基准频率f1’，输入锁相环的相位比较器（PC ）。锁相环的VCO
输出信号经可编程分频器（N 分频）
后输入到PC 的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：
f1/M=f1’=f2/N 故 f2=Nf ’1 (f ’1为基准频率)
当N 变化时，或者N/M 变化时，就可以得到一系列的输出频率f2。
四、设计方法
4.1、振荡源的设计
用CMOS 与非门和1M 晶体组成1MHz 振荡器，如图14。图中Rf 使F1工作于线性放大区。晶体的等效电感，C1、C2构成谐振回路。C1、C2可利用器件的分布电容不另接。F1、F2、F3使用CD4049。
4.2、N分频的设计
方案一：用一片CD4017作分频器组成2-9KHZ频率合成器。
4017构成二、三，┅九等分频器，将上述4017组成的分频器代入图15中
的1/N分频器，就组成2——9KHZ频率合成器。
方案二：单片CD4522频率合成器构成1-9kHz变化。
CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4
是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下：
PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—
Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1 Cr(10) =1时，计数器清零。
单片4522分频器，拨盘开关为BCD码开关，如当数据窗口显示3时则A和1，2相连；当显示5时，则A和14相连，其余类推。4个100K电阻用来保证当拨
盘开关为某脚不
和A相连，也就是悬空时，为低电平。工作过程是这样的：设拨盘开关拨到N，当某时刻PE（3）=1，
则N置到IC内的计数器中，下一个CP来时，计数器减计数变为N-1，……，一
直到第N个CP来时，计数器为0。这时由于CF（13）=1，所以QC（12）=1，也
即PE（3）=1又恢复到开始状态，开始一个新的循环。很显然，每来个N个CP，QC（12）就会出现一个高电平，也就是QC（12）应是CP的N分频信号。用改图
电路代替上图中4017部分，组成1－9KHz频率合成器
方案三：用三片4522组成1——999HHZ频率合成器
如下图，最终应做到拨盘开关的数值是多少，VCO输出信号的频率就是多少KHz。
1——999HHZ频率合成器
方案比较：
虽然三个方案都能实现频率合成器，方案一和方案二差不多，原理简单，结构清晰，但是最终频率只能实现1-9kHz，而方案三虽然原理和结构上都比较复杂，但是可以达到1-999KHz的频率变化，所以选择方案三。
4.3、1KHZ标准信号源设计（即M分频的设计）
根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518（共4个计数器）组成一个1000分频器，也就是三个十分频器，这样就可把1MHz的晶振信号变成1KHz的标准信号。如下图所示：
五、锁相环参数设计
本设计中，M固定，N可变。基准频率f’1定为1KHz，改变N值，使N=1~999，则可产生f2=1KHz—999KHz的频率范围。锁相环锁存范围：
fmax=1M~1.1MHz
fmin=100~1KHz
则fmax/fmin=1K~11K
使用相位比较器PC2
1）若R2≠∞，则由fmax/fmin=1K-11K
由右图大概确定R2/R1的值约为（1-10）K
选定R1=10KΩ,可得R2=（100-500）KΩ。
选定Vdd=5-10v,参照右图与fmin=100~1kHz可求出
C1=2*10-4uF
2）若R2=∞，由fo=fmax/2=500KHz,参照图5并选定Vdd=5~10v，可得C1=1.5*10-4~2*10-4uF 又2fc=fmax+fmin=(1000.1~1001)kHz,
2fl=fmax-fmin=(999~999.9)kHz,
T1=R3*C2 最终算出
R3*C2=2π*fl/(2πfc)2 =0.318uF
令R3=10KΩ，则C2≈31.8pF
六、仿真图如下
七、焊接图
焊接结果如下图所示：
八、调试步骤
1、接上电源后，测试晶振产生的频率f0和经过各次分频后的频率fi。
晶振产生的频率f0（Hz）第一次十分
频f1（Hz）
第二次十分频
f2（Hz）
第三次十分频
f3（Hz）
1.010M 101.2K 10.10K 1.010K
2、调试焊接电路板，得到如下波形：
3、拨动拨码盘，测输出频率
九、实验遇到问题及解决办法
在做实验过程中碰到一下几个问题：
问题一：开始时，输出一直没有信号
解决办法：首先我先检查了振荡源，M分频，N分频及锁相环模块，先确定是那个模块出了问题。检查结果发现振荡源不起振，经过认真检查了电路，后来发现原来是自己没有认真阅读芯片资料，CD4049的电源是接1脚的，而我把电源给接16脚了。
问题二：振荡源起振后，输出仍然没有信号
解决办法：
1）检查M分频，用示波器观察4518各级分频器的输出信号，输出结果为1KHz，显然M分频模块正常工作。
2）检查锁相环部分，断开4046的鉴相器输入端（3）脚和4522的连线，让4046的（3）、（4）脚短接，即不分频。4046的（14）脚输入几KHz～几百KHz 的CMOS信号，4046的（4）脚输出信号能跟踪（14）脚输入信号，所以锁相部分也正常。
3）检查N分频，用函发源直接给4522的输入端输入100kHZ信号，把拨码盘拨为100，观察输出信号是否为1KHz，结果发现没有输出信号，可以判断问题是出在N分频部分，然后搭成单级电路的方法检查每片4522是否正常，再接成级联的，拨盘开关置为100多，用示波器可以观察到分频器的输入、输出波形。
问题三：当频率到700KHz以上时，发现频率偏差范围就比较大，
解决办法：为了使能够调节，我通过一个定值电阻和电位器来作为锁相环的R1和R2。
问题四：为什么当频率为900KHz以上时，4046的3引脚频率不能测到1KHz？
解决办法：一种是可能锁相环的锁定范围不能达到900KHz，但是4脚的输出频率为909.1KHz，从这个可以看出应该还是在锁相环的锁定范围的；另一种可能就是N分频的问题，当输入为100分频时，3脚可以测出1.012KHz，但是占空比已经是非常小的了，从示波器上只能看到一条线，当输入为900时，3脚信号的占空比更小了，示波器可能测不出来。
十、心得体会
通过这次课程设计，有助于我们在校中学生更新观念，吸收新的思想与知识。课程设计加深了我与合作伙伴的团队意识，设计中开拓了视野，增长了才干，进一步明确了我们青年学生的成材之路与肩负的历史使命。
选择了电子信息工程为专业的我，在这次课程设计中自然比较关注这一环。虽然在设计中负责比较简单的部分，但能把自己在课堂上学到的知识真正运用出来也使我颇感兴奋!在上课时都是老师在教授，学生听讲，理论部分占主体，而我自己对专业知识也能掌握，本以为到了实践应该能够应付得来，但是在实际中并没想象中如此容易。平时在学校，某个环节错了只要改正一下就没事了，但在设计和焊接过程中，环节绝对不可以出错，因为质量是结果的第一保障。在课堂上，可能会解一道题，算出一个程式就行了，但这里更需要的是与实际相结合，只有理论，没有实际操作，只是在纸上谈兵，是不可能在这个社会上立足的，所以一定要特别小心谨慎。
通过仿真结果可知，利用SystemView软件可以方便、快速地进行通信系统的仿真。通过学习使用SystemView软件我去网上以及图书馆找到软件的学习资料来完善对该软件的认识以及应用。同时在这两周中的学习使我对数字信号处理、高频等几门课程有了进一步的了解，使我加强了动手、思考和解决实际问题的能力。
在设计过程中，暴露出了自己的许多不足，自主解决问题的能力十分欠缺，这在以后得需要我进一步的加强。同时通过这次课程设计让我认识到了团队合作的重要性，并积累了团队合作的一些经验，弥补了自己的一些不足之处，这对以后的工作和解决实际问题都有了很好的帮助。我感觉本次课程设计我的收获还
单片机原理课程设计报告题目：智能数字频率计设计 专业：信息工程 班级：信息111 学号：*** 姓名：*** 指导教师：*** 北京工商大学计算机与信息工程学院
1、设计目的 （1）了解和掌握一个完整的电子线路设计方法和概念； （2）通过电子线路设计、仿真、安装和调试，了解和掌握电子系统研发产品的一个基本流程。 （3）了解和掌握一些常见的单元电路设计方法和在电子系统中的应用： 包括放大器、滤波器、比较器、计数和显示电路等。 （4）通过编写设计文档与报告，进一步提高学生撰写科技文档的能力。 2、设计要求 （1）基本要求 设计指标： 1.频率测量：0～250KHz； 2.周期测量：4mS～10S； 3.闸门时间：0.1S，1S； 4.测量分辨率：5位/0.1S，6位/1S； 5.用图形液晶显示状态、单位等。 充分利用单片机软、硬件资源,在其控制和管理下,完成数据的采集、处理和显示等工作,实现频率、周期的等精度测量方案。在方案设计中,要充分估计各种误差的影响,以获得较高的测量精度。 （2）扩展要求 用语音装置来实现频率、周期报数。 （3）误差测试 调试无误后，可用数字示波器与其进行比对，记录测量结果，进行误差分析。 （4）实际完成的要求及效果 1.测量范围：0.1Hz～4MHz，周期、频率测量可调； 2.闸门时间：0.05s～10s可调； 3.测量分辨率：5位/0.01S，6位/0.1S； 4.用图形液晶显示状态、单位（Hz/KHz/MHz）等。 3、硬件电路设计 （1）总体设计思路
本次设计的智能数字频率计可测量矩形波、锯齿波、三角波、方波等信号的频率。系统共设计包括五大模块: 主芯片控制模块、整形模块、分频模块、档位选择模块、和显示模块。设计的总的思想是以AT89S52单片机为核心，将被测信号送到以LM324N为核心的过零比较器，被测信号转化为方波信号，然后方波经过由74LS161构成的分频模块进行分频，再由74LS153构成的四选一选择电路控制档位，各部分的控制信号以及频率的测量主要由单片机计数及控制，最终将测得的信号频率经LCD1602显示。 各模块作用如下: 1.主芯片控制模块: 单片机AT89S52 内部具有2个16位定时/计数器T0、T1，定时/计数器的工作可以由编程来实现定时、计数和产生计数溢出时中断要求的功能。利用单片机的计数器和定时器的功能对被测信号进行计数。以AT89S52 单片机为控制核心，来完成对各种被测信号的精确计数、显示以及对分频比的控制。利用其内部的定时/计数器完成待测信号周期/频率的测量。 2.整形模块：整形电路是将一些不是方波的待测信号转化成方波信号，便于测量。本设计使用运放器LM324连接成过零比较器作为整形电路。 3.分频模块: 考虑单片机利用晶振计数，使用11.0592MHz 时钟时，最大计数速率将近500 kHz，因此需要外部分频。分频电路用于扩展单片机频率测量范围，并实现单片机频率测量使用统一信号，可使单片机测频更易于实现，而且也降低了系统的测频误差。本设计使用的分频芯片是74LS161实现4分频及16分频。 4.档位选择模块：控制74LS161不分频、4分频或者 16分频，控制芯片是74LS153。 5.显示模块：编写相应的程序可以使单片机自动调节测量的量程，并把测出的频率数据送到显示电路显示，本设计选用LCD1602。 (2)测频基本设计原理 所谓“频率”，就是周期性信号在单位时间（1s）内变化 的次数。若在一定时间间隔T内测得这个周期性信号的重复变 化次数N，则其频率可表示为f=N/T（右图3-1所示）。其中脉 冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等 。利用单片机的定时/计数T0、T1的定时、计数 于被测频率f x 功能产生周期为1s的时间脉冲信号，则门控电路的输出信号持图3-1
集成电路课程设计——锁相环CD4046设计频率合成器
集 成 电 路 实 验 报 告 学号：110800316 姓名：苏毅坚指导老师：罗国新 2011年1月
锁相环CD4046设计频率合成器 实验目的：设计一个基于锁相环CD4046设计频率合成器 范围是10k~100K，步进为1K 设计和制作步骤： 确定电路形式，画出电路图。 计算电路元件参数并选取元件。 组装焊接电路。 调试并测量电路性能。 确定电路组成方案 原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率 f1，经固定分频后（M分频） 得到基准频率f1’，输入锁相环 的相位比较器（PC）。锁相环 的VCO输出信号 经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到： f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率) 当N变化时，就可以得到一系列的输出频率 f2。 设计方法 （一）、振荡源的设计 用CMOS与非门和1M晶体组成 1MHz振荡器，如图14。图中Rf 使 F1工作于线性放大区。晶体的等效 电感，C1、C2构成谐振回路。C1、 C2可利用器件的分布电容不另接。 F1、F2、F3使用CD4049。
（二）、N分频的设计 N分频采用CD40103进行分频。CD40103是BCD码8位分频器。采用8位拨码开关控制分频大小。输入的二进制大小即为分频器N分频。图中RP1为1K排阻 （三）、1KHZ标准信号源设计（即M分频的设计） 根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518（共4个计数器）组成一个1000分频器，也就是三个十分频器，这样信号变为2Khz.再经过双D触发器，这样就可把2MHz的晶振信号变成500hz 的标准信号。如下图所示： （四） 4046锁相环的设计 锁相环4046为主芯片。电路图如下：500Hz 信号从14脚输入。 3脚4脚接N分频电路，即40103分频电路。13脚接低通滤波器。 锁相环参数设计 本设计中，M固定，N可变。基准频率f’1 定为1KHz，改变N值，使N=1~999，则可产生
锁相环的原理 2007-01-23 00:24 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的 输入信号与部的振荡信号同步，利用锁相环 路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为： （8-4-1） （8-4-2） 式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压u D为： 用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。即u C（t）为： （8-4-3） 式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：
手机射频部分的关键电路----锁相环电路 锁相坏电路是一种用来消除频率误差为目的反馈控制电路，目前市场销售的手机基本上都是采用这种电路来控制射频电路中的压控振荡器。使其输出准确稳定的振荡频率。如锁相坏(PLL)电路出现故障将导致本振的频率输出不准确，则导致手机无信号。 目前通信终端设备中对频率的稳定采用的是频率合成CSYN技术。频率合成的基本方法有三种：第一种直接频率合成；第二种锁相频率合成(PLL)；第三种直接数字频率合成(DDS)。由于锁相频率合成技术在电路设计方面(简单)，成本方面控制灵敏度方面，频谱纯净度方面等。都要胜于直接频率合成，与直接数字频率合成。所以被移动通信终端设备广范采用。它在手机电路中的作用是控制压控振荡器输出的频率，相位与基准信号的频率，相位保持同步。 锁相坏电路的构成与工作原理： 1、构成：它是由鉴相器(PD)低通滤波器(LPF) 压控振荡器(VCO)三部分组成。 鉴相器：它是一个相位比较器。基准频率信号和压控振荡器输出的取样频率在其内部 进行相位比较，输出误差电压。 低通滤波器：是将鉴相器输出的锁相电压进行滤波，滤除电流中的干扰和高频成分。得到一个纯净的直流控制电压。 压控振荡器：产生手机所要的某一高频频率。 （注：SYNEN、SYNCLK、SYNDATA来自CPU控制分频器，对本振信号进行N次分频）。 当VCO产生手机所须的某一高频频率。一路去混频管，另一路反馈给锁相环，中的分频器进行N次分频。在这里为什么要进行N次分频呢？首先要说明一下基准频率与VCO振荡取样频率在鉴相要满足3个条件。 ①频率相同。②幅度相同。③相位不同。为了满足鉴相条件，所以在电路中设置了分 频器。VCO振荡频率取样信号送入分频器完成N次分频后，得到一个与基准频率相位不同，但频率
《单片机原理与接口技术》课程设计报 告 频率计
1功能分析与设计目标 0 2频率计的硬件电路设计 (3) 2.1 控制、计数电路 (3) 2.2 译码显示电路 (5) 3频率计的软件设计与调试 (6) 3.1软件设计介绍 (6) 3.2程序框图 (8) 3.3功能实现具体过程 (8) 3.4测试数据处理，图表及现象描述 (10) 4讨论 (11) 5心得与建议 (12) 6附录（程序及注释） (13)
1 功能分析与设计目标 背景：在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。为了实现智能化的计数测频，实现一个宽领域、高精度的频率计,一种有效的方法是将单片机用于频率计的设计当中。用单片机来做控制电路的数字频率计测量频率精度高，测量频率的范围得到很大的提高。 题目要求： 用两种方法检测（△m ,△ T ）要求显示单位时间的脉冲数或一个脉冲的周期。 设计分析： 电子计数式的测频方法主要有以下几种：脉冲数定时测频法（M 法）,脉冲周期测频法（T 法）,脉冲数倍频测频法（AM 法）,脉冲数分频测频法（AT 法）,脉冲平均周期测频法（M/T 法）,多周期同步测频法。下面是几种方案的具体方法介绍。 脉冲数定时测频法（M 法）：此法是记录在确定时间Tc 内待测信号的脉冲个数Mx ,则待测频率为： Fx=Mx/ Tc 脉冲周期测频法（T 法）：此法是在待测信号的一个周期Tx 内,记录标准频率信号变化次数Mo。这种方法测出的频率是： Fx=Mo/Tx 脉冲数倍频测频法（AM 法）：此法是为克服M 法在低频测量时精度不高的缺陷发展起来的。通过A 倍频,把待测信号频率放大A 倍,以提高测量精度。其待测频率为： Fx=Mx/ATo 脉冲数分频测频法（AT 法）：此法是为了提高T 法高频测量时的精度形成的。由于T 法测量时要求待测信号的周期不能太短,所以可通过A 分频使待测信号 的周期扩大A倍，所测频率为： Fx=AMo/Tx 脉冲平均周期测频法（M/T法）:此法是在闸门时间Tc内，同时用两个计数器分别记录
通信线路课程设计报告 基于锁相环的FM发射机设计与总结报告 学院计算机与电子信息学院 专业 班级 小组成员
摘要 本设计利用基于晶体管设计的科皮斯振荡器，通过控制电压达到控制FM和PLL，最大限度的实现了调频（FM）发射机的功能。该发射机的发射功率为500mW，可调频率在88~108MHz之间，传输距离在200米左右。通过本课程设计，达到了学习高频电子线路的目的。 Abstract The design of Kepi Si-based transistor oscillator design, by controlling the voltage to control the FM and PLL, maximum to achieve the FM transmitter function. The transmitter's transmission power is 500mW, adjustable between 88 ~ 108MHz frequency, transmission distance of 200 meters. Through the curriculum design to achieve the purpose of studying high-frequency electronic circuits.
一、整体方案论证 本设计使用基于晶体管T1设计的Colpitts振荡器。这是一种通过控制电压从而达到控制FM和PLL控制的方案。为了获得良好的工作效果，T1晶体管本应该为HF晶体管。但是在本例中，我选用了既便宜又通用的BC817晶体管。该振荡器需要利用LC震荡电路来达到良好的谐振效果。在本例中，LC振荡电路由C1、C2、C2、L1以及变容二极管BB139组成。由图可见电感线圈平行于由C1、C2串联组成的电路，变容二极管和C3有相同的组成方法。图中易知，C3的值决定了VCO的调节范围，即C3的值越大，VCO 的电压调节范围也就越大。由于变容二极管的容量受到加在它两边的电压的控制，因此她的容积收到电压变化的影响。因此，电压的变化将直接决定震荡频率的变化。
综合课程设计 频率合成器的设计与仿真
前言 现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。 本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。 一、频率合成器简介 频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。用来产生这些频率的部件就成为频率合成器或频率综合器。频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。 频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。该方法频率转换时间快(小于100ns)，但是体积大、功耗大，成本高，目前已基本不被采用。锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。 本次实验设计的是锁相频率合成器。
基本组成和锁相环电路 1、频率合成器电路 频率合成器组成： 频率合成器电路为本机收发电路的频率源，产生接收第一本机信号源和发射电路的发射 信号源，发射信号源主要由锁相环和VCO 电路直接产生。如图3-4 所示。 在现在的移动通信终端中，用于射频前端上下变频的本振源（LO ），在射频电路中起着非常 重要的作用。本振源通常是由锁相环电路（Phase-Locked Loop ）来实现。 2.锁相环： 它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域 3.锁相环基本原理： 锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD 或 PC):是完成相位比较的单元, 用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF): 是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的 作用 .通常由电阻、电容或电感等组成，有时也包含运算放大器。⑶压控振荡器（VCO ）：振
荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。在PLL 中，压控振荡器实际上是把控制电压转换为相位。 1、压控振荡器的输出经过采集并分频； 2、和基准信号同时输入鉴相器； 3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4、控制 VCO ，使它的频率改变； 5、这样经过一个很短的时间，VCO的输出就会稳定于某一期望值。 锁相环电路是一种相位负反馈系统。一个完整的锁相环电路是由晶振、鉴相器、R 分频器、N 分频器、压控振荡器（VCO ）、低通滤波器（LFP）构成，并留有数据控制接口。 锁相环电路的工作原理是：在控制接口对R 分频器和N 分频器完成参数配置后。晶振产生 的参考频率（ Fref）经 R 分频后输入到鉴相器，同时VCO 的输出频率（ Fout）也经 N 分频后输入到鉴相器，鉴相器对这两个信号进行相位比较，将比较的相位差以电压或电流的方式 输出，并通过 LFP 滤波，加到 VCO 的调制端，从而控制 VCO 的输出频率，使鉴相器两输入端的 输入频率相等。 锁相环电路的计算公式见公式: Fout=(N/R)Fref 由公式可见，只要合理设置数值N 和 R，就可以通过锁相环电路产生所需要的高频信号。 4.锁相环芯片 锁相环的基准频率为13MHz ，通过内部固定数字频率分频器生成5KHz 或 6.25KHz 的参考频率。 VCO 振荡频率通过IC1 内部的可编程分频器分频后，与基准频率进行相位比较，产 生误差控制信号，去控制VCO，改变VCO的振荡频率，从而使VCO输出的频率满足要求。如图 3-5 所示。 N=F VCO /F R N：分频次数 F VCO： VCO 振荡频率
滁州学院 课程设计报告 课程名称：数字逻辑课程设计 设计题目：数字频率计的设计 系别：网络与通信工程系 专业：网络工程（无线传感器网络方向）组别：第七组 起止日期:2012年5月28日～2012年6 月18日指导教师:姚光顺 计算机与信息工程学院二○一二年制
课程设计任务书
目录 1绪论 (1) 1.1设计背景 (1) 1.2主要工作和方法 (1) 1.3本文结构 (1) 2相关知识 (1) 2.1数字频率计概念...................................................................................................................... .. (1) 2.2数字频率计组成 (1) 3系统设计 (2) 4系统实现 (2) 4.1计数译码显示电路 (2) 4.2控制电路 (3) 5系统测试与数据分析 (5) 6课程设计总结与体会 (8) 6.1设计总结 (8) 6.2设计体会 (8) 结束语 (9) 参考文献 (9) 附录 (10) 致谢 (12)
1绪论 1.1设计背景 数字频率计是一种基础测量仪器，到目前为止已有 30 多年的发展史。早期，设计师们追求的目标主要是扩展测量范围，再加上提高测量精度、稳定度等，这些也是人们衡量数字频率计的技术水平，决定数字频率计价格高低的主要依据。目前这些基本技术日臻完善，成熟。应用现代技术可以轻松地将数字频率计的测频上限扩展到微频段。 随着科学技术的发展，用户对数字频率计也提出了新的要求。对于低档产品要求使用操作方便，量程（足够）宽，可靠性高，价格低。而对于中高档产品，则要求有高分辨率，高精度，高稳定度，高测量速率；除通常通用频率计所具有的功能外，还要有数据处理功能，统计分析功能，时域分析功能等等，或者包含电压测量等其他功能。这些要求有的已经实现或者部分实现，但要真正完美的实现这些目标，对于生产厂家来说，还有许多工作要做，而不是表面看来似乎发展到头了。 随着数字集成电路技术的飞速发展，应用计数法原理制成的数字式频率测量仪器具有精度高、测量范围宽、便于实现测量过程自动化等一系列的突出特点。 1.2主要工作和方法 设计一个数字频率计。要求频率测量范围为1Hz-10kHz。数字显示位数为四位静态十进制计数显示被测信号。先确定好数字频率计的组成部分，然后分部分设计，最后组成电路。 1.3本文结构 本文第1部分前言主要说明频率计的用处和广泛性。第2部分简要说明了本次课程设计的要求。第3部分概要设计大致的勾画出本次设计的原理框架图和电路的工作流程图。第4部分简要说明4位二进制计数器74160的原理和搭建计数译码显示电路的原理，同时分析控制电路的功能，形成控制电路图，及搭建显示电路和控制电路的组合原理图。第5部分调试与操作说明，介绍相关的操作和输入不同频率是电路的显示情况。 2相关知识 2.1数字频率计介绍 2.1.1数字频率计概念 数字频率计是一种直接用十进制数字现设被测信号频率的一种测量装置，它不仅可以测量正弦波、方波、三角波等信号的频率，而且还可以用它来测量被测信号的周期。经过改装，在电路中增加传感器，还可以做成数字脉搏计、电子称、计价器等。因此，数字频率计在测量物理量方面有广泛的应用。 2.1.2数字频率计组成 数字频率计由振荡器、分频器、放大整形电路、控制电路、计数译码显示电路等部分组成。其中的控制脉冲采用时钟信号源替代，待测信号用函数信号发生器产生。数字频结构原理框图如图3.1
锁相环CD4046设计频率合成器 ------集成电路考试实验设计报告 学校：福州大学 学院：物理与信息工程学院 班级：09级信息工程类2班 姓名：吴志强学号：110900636 姓名：吴鑫学号：110900635
目录 一、设计和制作任务 (3) 二、主要技术指标 (3) 三、确定电路组成方案 (3) 四、设计方法 (3) （一）、振荡源的设计 (3) （二）、N分频的设计 (3) （三）、10HZ标准信号源设计（即M分频的设计） (5) 五、锁相环参数设计 (6) 六、调试步骤 (6) 七、参考文献 (7) 附录：各芯片的管脚图 (7)
锁相环CD4046设计频率合成器 一、设计和制作任务 1．确定电路形式，画出电路图。 2．计算电路元件参数并选取元件。 3．组装焊接电路。 4．调试并测量电路性能。 5．写出课程设计报告书 二、主要技术指标 1．频率步进 10Hz 2．频率范围：1kHz—10kHz 3．电源电压 Vcc=5V 三、确定电路组成方案 原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。 晶体振荡器输出的信号频率f1， 经固定分频后（M分频）得到 基准频率f1’，输入锁相环的相 位比较器（PC）。锁相环的VCO 输出信号经可编程分频器（N分频） 后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率) 当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。 四、设计方法 （一）、振荡源的设计 用CMOS与非门和1M晶体组成 1MHz振荡器，如图14。图中Rf 使 F1工作于线性放大区。晶体的等效 电感，C1、C2构成谐振回路。C1、 C2可利用器件的分布电容不另接。 F1、F2、F3使用CD4049。 （二）、N分频的设计 用三片4522组成1——10kHZ频率合成器 CD1522的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1
备战飞思卡尔智能车大赛.开始模块总结. 锁相环设置. 公式: PLLCLK=2*OSCCLK*(SYNR+1)/(REFDV+1), fbus=PLLCLK/2 void INIT_PLL(void) { CLKSEL &= 0x7f; //选用外部时钟.准备设置锁相环 PLLCTL &= 0x8F; //禁止锁相环 SYNR = 0xc9; //设置SYNR REFDV = 0x81; //设置REFDV PLLCTL |=0x70; //锁相环使能 asm NOP; asm NOP; //两个机器周期缓冲时间 while(!(CRGFLG&0x08)); //等待锁相环锁定 CLKSEL |= 0x80; //设置锁相环为时钟源 } 飞思卡尔XS128的PLL锁相环详细设置说明——关于如何提高总线工作频率PLL锁相环就相当于超频单片机超频的原因和PC机是个一道理。分频的主要原因是外设需要的工作频率往往远低于CPU/MEMORY这也和PC机南北桥的原理类似。总线频率设置过程 1、禁止总中断 2、寄存器CLKSEL(时钟选择寄存器)的第七位置0即CLKSEL_PLLSEL=0。选择时钟源为外部晶振OSCCLK(外接晶振频率)在PLL(锁相环)程序执行前内部总线频率为OSCCLK/2 3. PLLCTL_PLLON=1 打开PLL 4.设置SYNR时钟合成寄存器、REFDV时钟分频寄存器、POSTDIV三个寄存器的参数 5、_asm(nop) _asm(nop);加入两条空指令使锁相环稳定 6、while(!(CRGFLG_LOCK==1));//时钟校正同步 7、CLKSEL_PLLSEL=1; 下面详细说一下频率的计算一、时钟合成寄存器SYNR寄存器结构VCOFRQ[1:0]控制压控振动器VCO的增益默认值为00VCO的频率与VCOFRQ[1:0]对应表
数电课程设计报告：频率计 目录 一、设计指标 二、系统概述 1.设计思想 2.可行性论证 3.工作过程 三、单元电路设计及分析 1.器件选择 2.设计及工作原理分析 四、电路的组构及调试 1.遇到的问题 2.现象记录及原因分析 3.解决及结果 4.功能的测试方法、步骤、设备、记录的数据 五、总结 1.体会 2.电路总图 六、参考文献 一、设计指标 设计指标：要求设计一个测量TTL方波信号频率的数字系统。测试值采用4个LED七段数码管显示，并以发光二极管只是测量对象（频率）的单位：Hz、kHz。
频率的测量范围有四档量程。 1）测量结果显示四位有效数字，测量精度为万分之一。 2）频率测量范围：100.1Hz——999.9kHz，分为： 第一档： 100.0Hz——999.9Hz 第二档： 1.000kHz——9.999kHz 第三档： 10.00kHz——99.99kHz 第四档： 100.0kHz——999.9kHz 3）量程切换可以采用两个按键SWB、SWA手动切换。 扩展要求： 一、当被测频率大于999.9kHz，超出最大值时，设置亮一个警灯，并同时发出报警声音。 二、自动切换量程 提示： 1.计数器计到9999时，产生溢出信号CO，启动量程加档。 2.显示不足4位有效数字时量程减档。 三、各量程输出信号的频率最高位有效数字为1、2、3、4、5、6、7、8、9。 二、系统概述 1.设计思想 周期性信号频率可通过记录信号在1s内的周期数来确定其频率。
累计标准时间Ts中被测信号的脉冲个数Nx，被测信号频率：fx≈Nx/Ts 测量时间Ts选择：由于测量时间Ts需要根据被测信号的频率切换，所以通常对振荡时钟进行分频以获得不同的定时时间。 采样定时、显示锁存、计数器清零的控制时序波形图 2.可行性论证 用计数器实现记录周期数的功能；用时基信号产生计数时间作为采样时间；用四位动态扫描通过数码管显示结果；因为如果计数器直接把数据输入到数码管显示，那么数码管的数据就会不断变化，累计增加的情况，所以采用锁存器，在每个时间信号内，通过一个高电平使能有效，将计数器的数值锁存到寄存器或者锁存器；为了不要让每次锁存的数据会比上次
锁相环（PLL）频率合成调谐器 调谐器俗称高频头，是对接收来的高频电视信号进行放大（选频放大）并通过内部的变频器把所接收到的各频道电视信号，变为一固定频率的图像中频（38MHz）和伴音中频以利于后续电路（声表面滤波器、中放等）对信号进行处理。 调谐器（高频头）原理： 高频放大：把接收来的高频电视信号进行选频放大。 本机振荡器：产生始终高于高频电视信号图像载频38MHz的等幅载波，送往混频器。 混频器：把高频放大器送来的电视信号和本机振荡器送来的本振等幅波，进行混频产生38MHz的差拍信号（即所接收的中频电视信号）输出送往预中放及声表面滤波器。 结论：简单的说：只要改变本机振荡器的频率即可达到选台的目的） 一、电压合成调谐器：早期彩色电视接收机大部分均采用电压合成高频调谐器，其调谐器的选台及波段切换均由CPU输出的控制电压来实现（L、H、U波段切换电压及调谐选台电压），其中调谐选台电压用来控制选频回路和本振回路的谐振频率，调谐选台电压的任何变化都将导致本机振荡器频率偏移，选台不准确、频偏、频漂。为了保证本机振荡器频率频率稳定，必须加上AFT系统。由于AFT系统中中放限幅调谐回路和移相网络一般由LC谐振回路构成，这个谐振回路是不稳定的，这就造成了高频调谐器本机振荡器频率不稳，也极易造成频偏、频漂。
二、频率合成调谐器 1、频率合成的基本含义：是指用若干个单一频率的正弦波合成多个新的频率分量的方法（频率合成调谐器的本振频率是由晶振分频合成的）。 频率合成的方法有很多种。下图为混频式频率合成器方框图 以上图中除了三个基频外还有其“和频”及“差频”输出（还有各个频率的高次谐波输出）。 输出信号的频率稳定性由基准信号频率稳定性决定，而且输出信号频率误差等于各基准信号误差之和，因此要想减少误差除了要提高基准信号稳定度之外还应减少基准信号的个数。 2、锁相环频率合成器： 其方框图类似于彩色电视接收机中的副载波恢复电路，只是在输入回路插入了一个基准信号分频器（代替色同步信号输入）而在反馈支路插入一个可编程分频器（代替900移相）。当环路锁定时存在如下关系： ∵ fk=f0 / K 式中：fvco为压控振荡器输出信号频率。 fn=fvco / N f0 为晶振基准频率。 fk=fn K为分频系数。 ∴ fvco=N?fo / K N为可变分频器的分频系数（分频比） 彩色电视机幅载波恢复电路
电气与信息工程学院 数字频率计 设计报告书 前言 摘要：在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的 测量就显得更为重要。测量频率的方法有多种,其中数字计 数器测量频率具有精度高、使用方便、测量迅速，以及便于 实现测量过程自动化等优点，是频率测量的重要手段之一。 其原理为通过测量一定闸门时间内信号的脉冲个数。本文阐 述了设计了一个简单的数字频率计的过程。 关键词：频率计，闸门，逻辑控制，计数-锁存
目录 第一章设计目的 第二章设计任务和设计要求 2.1 设计任务及基本要求 2.2.系统结构要求 第三章系统概述 3.1概述 3.2设计原理及方案 第四章单元电路设计及分析 4.1 时基电路 4.2逻辑控制电路 4.3计数电路 4.4锁存电路 4.5显示译码电路 4.6 闸门电路 第五章安装与调试过程 5.1 电路的安装过程 5.2 电路的调试过程 5.3 出现的问题及解决办法 第六章结果分析 第七章收获与体会
第八章元件清单 第九章实现结果实物图 附录A 参考文献 第一章 设计目的： 1.了解数字频率计测量频率与测量周期的基本原理； 2.熟练掌握数字频率计的设计与调试方法及减小测量误 差的方法。 3.本设计与制作项目可以进一步加深我们对数字电路应 用技术方面的了解与认识，进一步熟悉数字电路系统设计、制作与调试的方法和步骤。 4.针对电子线路课程要求，对我们进行实用型电子线路设 计、安装、调试等各环节的综合性训练，培养我们运用课程中所学的理论与实践紧密结合，独立地解决实际问题的能力。
第二章 设计任务及要求： 2.1设计任务及基本要求： 设计一简易数字频率计，其基本要求是： 1)测量频率范围0～9999Hz； 2)最大读数9999HZ,闸门信号的采样时间为1s；. 3)被测信号可以是正弦波、三角波和方波； 4)显示方式为4位十进制数显示； 5)完成全部设计后，可使用EWB进行仿真，检测试验设计电路的正确性。 2.2.系统结构要求 数字频率计的整体结构要求如图所示。图中被测信号为外部信号，送入测量电路进行处理、测量。 波形 整 形 计 数 器 数 码 显 示 振荡 电 路分 频 器 控 制 门 数 据 锁 存 器 显 示 译 码 器 被测 信 号
电子技术课程设计说明书 题目：声音传输系统 学生姓名：陈君 学号： 200906040215 院（系）：电气与信息工程学院 专业：测控技术与仪器 指导教师：戴庆瑜 2011 年 11 月18日
目录 1 选题背景................................................................................................................................ 1．1 指导思想 (1) 1．2 方案论证 (1) 1．3 基本设计任务 (1) 1．4 发挥设计任务 (1) 1．5电路特点 (2) 2 电路设计................................................................................................................................ 2.1 总体方框图 (3) 2.2 工作原理 (3) 3 各主要电路及部件工作原理................................................................................................ 3.1 555构成多谐振荡器简要说明 (4) 3. 2音频功率放大器LM386简要说明 (4) 3.3LM567简要说明 (5) 4 原理总图 (6) 5 元器件清单 (6) 6 调试过程及测试数据............................................................................................................ 6.1 通电前检查 (7) 6.2 通电检查 (7) 6.2.1电源的检查 (7) 6.2.2 555输出电路调试 (7) 6.2.3 LM386的调试 (7) 6.2.4 LM567的调试 (7) 6.3 结果分析 (7) 7 小结 (7) 8 设计体会及今后的改进意见 (11) 8.1 体会 (7) 8.2 本方案特点及存在的问题 (8) 8.3 改进意见 (8) 参考文献 (8)
锁相环频率合成技术及其应用 在当今的调频广播发送技术中，为了适应对发射机输出频率稳定度和频率准确度的严格要求，以及方便更换发射机频率的需要，在固态调频发射机中普遍使用了锁相技术和频率合成技术。锁相环频率合成器成为固态调频发射机重要的组成部分。 锁相环频率合成器的优点在于其能提供频率稳定度很高的输出信号，能很好地抑制寄生分量，避免大量使用滤波器，因而有利于集成化和小型化。而频率合成器中的程序分频器的分频比可以使用微机进行控制，易于实现发射机频率的更换及其频率显示的程控和遥控，促进全固态调频发射机的数字化、集成化和微机控制化。 将一个标准频率（如晶振参考源），经过加、减、乘、除运算，变成具有同一稳定度和准确度的多个所需频率的技术，称为频率合成技术。 控制振荡器，使其输出信号和一个参考信号之间保持确定关系的技术，称为锁相技术。把由基准频率获得不同频率信号的组件或仪器，称为“频率合成器”。 频率合成的方法很多，但大致可分成两大类：直接合成法和间接合成法。 固态调频发射机中的频率合成器采用间接合成法。间接合成法一般可用一个受控源（例如压控振荡器）、参考源和控制回路组成一个系统来实现。即用一个频率源，通过分频产生参考频率，然后用锁相环（控制回路），把压控振荡器的频率锁定在某一频率上，由压控振荡器间接产生出所需要的频率输出。 1锁相环基本工作原理 一个基本的锁相环路由以下3个部件组成：压控振荡器（VCO）、鉴相器（PD）和环路滤波器（LF），如图1所示。 当锁相环开始工作时，输入参考信号的频率f i与压控振荡器的固有振荡频率f 0总是不相同的，即f i≠f 0，这一固有频率差△f=f i-f 0必然引起它们之间的相位差不断变化，并不断跨越2π角。由于鉴相器特性是以相位差2π为周期的，因此鉴相器输出的误差电压总是在某一范围内摆动。这个误差电压通过环路滤波器变成控制电压加到压控振荡器上，使压控振荡器的频率f 0趋向于参考信号的频率f i，直到压控振荡器的频率变化到与输入参考信号的频率相等，并满足一定条件，环路就在这个频率上稳定下来。两个频率之间的相位差不随时间变化而是一个恒定的常数，这时环路就进入“锁定”状态。 当环路已处于锁定状态时，如果输入参考信号的频率和相位发生变化，通过环路的控制作用，压控振荡器的频率和相位能不断跟踪输入参考信号频率的变化而变化，使环路重新进入锁定状态，这种动态过程称为环路的“跟踪”过程。而环路不处于锁定和跟踪状态，这个动态过程称为“失锁”过程。 从上述分析可知，鉴相器有两个主要功能：一个是频率牵引，另一个是相位锁定。 2锁相环频率合成器工作原理 锁相环路总是有可编程分频器加在压控振荡器VCO和鉴相器PD之间。在锁相环路中加入可编程分频器可以起到两个很关键的作用：首先是不改变输入参考频率就可以改变压控振荡器VCO的输出频率，为实际应用提供了方便；其次是提高输出频率的分辨率和降低鉴相器的参考频率，进一步提高输出频率的精确度和稳定度。 但是，在目前的技术条件下，可编程分频器的最高工作频率约30MHz。而调频广播频段为87～108MHz，显然，工作频率太高而不能直接使用可编程分频器。在这种情况下，通常在可编程分频器前端加入一个前置固定分频模数为M的ECL分频器，如图2所示。ECL固定分频器的工作频率可高达几GHz。当环路锁定时，这种频率合成器的输出频率为f o=N（Mf i）
《数字频率计》技术报告 一、问题的提出 在传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速地跟踪捕捉到被测信号频率的变化。而频率计则能够快速准确的捕捉到被测信号频率的变化。 在传统的生产制造企业中，频率计被广泛的应用在生产测试中。频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以被用来对无线电台的跳频信号和频率调制信号进行分析。 数字频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方波信号和尖脉冲信号的频率，而且还能对其他多种物理量的变化频率进行测量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位时间里经过传送带的产品数量等等，这些物理量的变化情况可以由有关传感器先转变成周期变化的信号，然后用数字频率计测量单位时间内变化次数，再用数码显示出来。 二、解决技术问题及指标要求 1、技术指标
被测信号：正弦波、方波或其他连续信号； 采样时间：1秒（0.1秒、10秒）； 显示时间：1秒（2秒、3秒．．．．．．）； LED显示； 灵敏度：100mV； 测量误差：±1H z。 数字频率计是一种专门对被测信号频率进行测量的电子测量仪器。其最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N时，则被测信号的频率f=N/T。一般T=1s，所以应要求定时器尽量输出为1s的稳定脉冲。 2、设计要求 可靠性：系统准确可靠。 稳定性：灵敏度不受环境影响。 经济性：成本低。 重复性：尽量减少电路的调试点。 低功耗：功率小，持续时间长。 三、方案可行性分析（方案结构框图） 1、原理框图
西华大学课程设计说明书
前 言
锁相环路（PLL）是一个相位误差控制系统，是将输入信号（参考信号）和输出信号之间 的相位进行比较，产生相位误差电压来调整输出信号的相位，使输出信号频率与参考信号频 率相同。 信号锁相技术广泛应用于自动化控制等领域。利用该技术可以产生同步于被锁输入信号 的整数倍频或者分数倍频的输出控制信号。锁相环的基本结构是由鉴相、环路滤波、可控振 荡器和 M 倍分频等模块组成的一个反馈环路。输入的被锁信号首先与同步倍频信号经过 M 倍 分频后产生的锁相信号进行鉴相处理，输出相位误差信号。环路滤波模块通常具有低通特性， 它将相位误差信号转化为稳定的控制信号，从而控制可控振荡器模块，产生稳定的频率信号 输出。这个频率信号就是所需的同步倍频信号。如果整个反馈环路锁相稳定，锁相环输出的 同步倍频信号的频率就是其输入的被锁信号频率的 M 倍。假如被锁信号在输入鉴相模块之前 又先被分频了 L 倍，则锁相获得的同步倍频信号的频率就是被锁信号频率的 M/L 倍。 锁相环路的应用十分广泛。在稳频技术中的应用，如：锁相倍频器，锁相分频器，锁相 混频器，锁相合成器等；在调制解调技术中的应用，如：锁相调频和鉴频，同步检波等。除 了以上所介绍的锁相环路的应用外，它还应用于空间技术（例如，由于各种原因使地面接收 的空间信号十分微弱，采用锁相接收机可使接收机接收微弱空间信号的能力大大加强）等方 面。由于锁相环路易集成化，锁相环路已成为继集成运放之后，又一个用途广泛的多功能集 成电路。 目前锁相环应用广泛，比如：在通信中应用于调制解调自动频率微调等系统；在雷达中 应用于天线自动跟踪与精密辅角偏转测量等系统；在空间技术中主要应用于测速定轨、测距 与遥测数据获取等系统；在电视机中应用于电视机同步、门限扩展解调的同步检波。
1