第三章运算方法与运算器
3.1定点数运算及溢出检测随堂测验
1、定点运算器可直接进行的运算是（) (单选)
A、十进制数加法运算
B、定点数运算
C、浮点数运算
D、定点数和浮点数运算
2、设计计算机字长为8位，两个十进制数X = -97 ，Y = 63, [x]补- [y]补的结果为（）（单选）
A、01100000
B、11011110
C、负溢出
D、正溢出
3、下列关于定点运算溢出的描述中，正确的是( ) （多选）
A、补码数据表时，同号数相加可能发生溢出
B、补码数据表时，异号数相减可能发生溢出
C、参加运算的两个数，当作为有符号数和无符号数进行加法运算时，不可能两者都溢出
D、溢出检测既可用硬件实现，也可用软件实现
4、设Ｘ为被加（减）数，Ｙ为加（减）数，Ｓ为运算结果，均采用补码数据表示，下列关于溢出电路设计的描述中，正确的是（）（多选）
A、采用单符号位时，直接用Ｘ、Ｙ和Ｓ的符号位就可设计溢出监测电路
B、采用双符号位时，可直接用Ｓ的双符号位设计溢出检测电路
C、采用单符号位时，可直接用Ｘ、Ｙ最高有效数据位运算后的进位位和Ｓ的进位设计溢出监测电路
D、对无符号数的加／减运算，可利用运算器的进位信号设计溢出检测电路
3.2 定点数补码加、减运算器设计随堂测验
1、如图所示为基于FA的运算器：为了利用一位全加器FA并配合使用控制信号P，当P= 0/1时实现A、B两个数的加法/减法运算，图中空白方框处电路的逻辑功能应该是（）（单选）
A、与门
B、或门
C、异或门
D、非门
2、如图所示为带溢出检测功能的运算器该电路完成的溢出检测功能是（）（多选）
A、带符号数的加法溢出检测
B、带符号数的加法溢出检测
C、无符号数的加法溢出检测
D、无符号数减法的溢出检测
3、下列关于并行进位的描述中，正确的是（）（多选）
A、并行进位可以提高运算速度
B、并行进位模式下，各进位位采用不同电路各自产生，相互间不再有依存关系
C、采用先行进位部件和ALU模块可构建长度可变的并行进位运算器
D、并行进位只对加法有效，而对减法无效
4、四位并行ALU中有两个特殊的输出端，分别是：G =A3B3+(A3+B3)(A2B2+(A2+B2)(A1B 1+ (A1+B1) A 0B0)) 为进位产生函数，P=(B3+A3) (B2+A2)( A1+B1 ) (A0+B0)为进位传递函数下列关于P、G的描述中，正确的是（）（多选）
A、设计P和G的目的是为了构建位数更长的并行ALU
B、P和G对算术运算和逻辑运算都有意义
C、P的作用是将本片ALU的最低进位输入位传递到本片ALU的最高进位输出端
D、G的作用是根据参与运算的两个数据产生本片ALU的最高进位输出
3.3 原码一位乘法随堂测验
1、设计算机字长为8位，X = - 19，对该分别执行算术左移和逻辑左移一位后的结果分别为（）（单选）
A、11011010 ，11011010
B、11110010 ，11110010
C、11011000 ，11011000
D、11110000 ，11110000
2、设计算机字长为8位，X = - 19，对该分别执行算术右移和逻辑右移一位后的结果分别为（）（单选）
A、11111001，11111001
B、11111001，01111001
C、11110110，01110110
D、11110110，11110110
3、关于原码一位乘法的下列描述中，正确的是（）（多选）
A、数据取绝对值参加运算
B、符号位单独处理
C、乘法执行过程中的所有移位都是算术移位
D、最后的结果由部分积寄存器和乘数寄存器共同保存
4、计算机字长为n位, 下列关于原码一位乘法操作过程的描述中，正确的是（) （多选）
A、乘法过程中共执行n 次算术右移和n 次加法运算
B、乘法过程中共执行n -1次算术右移和n-1 次加法运算
C、乘法过程中，部分积加0 还是加x的绝对值，取决于此时的Yn
D、乘法过程中右移部分积是为了使部分积与下次的加数按位对齐
3.4 补码一位乘法随堂测验
1、16位补码0X 8FA0扩展为32位的结果是（) （单选）
A、0X 0000 8FA0
B、0X FFFF 8FA0
C、0X FFFF FFA0
D、0X8000 8FA0
2、计算机字长为n位, 下列关于补码一位乘法操作过程的描述中，正确的是（) （多选）
A、乘法过程中共执行n 次加法和n-1 部分积右移
B、乘法过程中共执行n -1次算术右移和n-1 次加法运算
C、乘法过程中，部分积加0 、[x]补还是[-x]补，取决于此时的Yn+1 与Yn的差
D、乘法过程中右移部分积的目的是为了使部分积与下次的加数对齐
3、关于补码码一位乘法的下列描述中，正确的是（）（多选）
A、符号位和数据位一起参加运算
B、运算开始前，需要在乘数寄存器Y后面补上Yn+1且其初值为0
C、乘法执行过程中的对部分积的移位是算术右移
D、最后的结果由部分积寄存器和乘数寄存器共同保存
3.5 乘法运算器设计随堂测验
1、下图为原码一位乘法器原理图正确的是（）（单选）
A、A: 部分积寄存器B:乘数寄存器C: |X| D: Yn
B、A: 部分积寄存器B:乘数寄存器C: |X| D: Yn+1
C、A: 被乘数寄存器B:乘数寄存器C: |X| D: Yn
D、A: 被乘数寄存器B:乘数寄存器C: |X| D: Yn+1
2、下图为补码一位乘法原理图正确的是（) （单选）
A、A: 取反电路B:|X|补C:部分积寄存器D:与门
B、A: 求补电路B:|X|补C:部分积寄存器D:异或门
C、A: 求补电路B:|X| C:部分积寄存器D:异或门
D、A: 取反电路B:|X| C:部分积寄存器D:与门
3、下列是阵列乘法器原理图正确的是( ) （单选）
1. 写出下列各数的原码、反码、补码、移码表示（用8位二进制数）。其中MSB是最高位（又是符号位）LSB是最低位。如果是小数，小数点在MSB之后；如果是整数，小数点在LSB之后。 (1) -35/64 (2) 23/128 (3) -127 (4) 用小数表示-1 (5) 用整数表示-1 解：(1)先把十进制数-35/64写成二进制小数： (-35/64)10=(-100011/1000000)2=(-100011×2-110)2=(-0.100011)2 令x=-0.100011B ∴ [x]原=1.1000110 (注意位数为8位) [x]反=1.0111001 [x]补=1.0111010 [x]移=0.0111010 (2) 先把十进制数23/128写成二进制小数： (23/128)10=(10111/)2=(10111×2-111)2=(0.0001011)2 令x=0.0001011B ∴ [x]原=0.0001011 [x]反=0.0001011 [x]补=0.0001011 [x]移=1.0001011 (3) 先把十进制数-127写成二进制小数： (-127)10=(-1111111)2 令x= -1111111B ∴ [x]原=1.1111111 [x]反=1.0000000 [x]补=1.0000001 [x]移=1.0000001 (4) 令x=-1.000000B ∴ 原码、反码无法表示 [x]补=1.0000000 [x]移=0.0000000 (5) 令Y=-1=-0000001B ∴ [Y]原= [Y]反= [Y]补= [Y]移=01111111 2. 设[X]补= a0，a1，a2…a6 , 其中a i取0或1，若要x＞－0.5,求a0，a1，a2，…，a6的取值。 解：a0= 1，a1= 0， a2，…，a6=1…1。 3. 有一个字长为32位的浮点数，阶码10位（包括1位阶符），用移码表示；尾数22位（包括1位尾符）用补码表示，基数R=2。请写出： (1) 最大数的二进制表示； (2) 最小数的二进制表示； (3) 规格化数所能表示的数的范围； (4) 最接近于零的正规格化数与负规格化数。 解：（1）11 0111111 （2）11 0000000
第3章习题参考答案 1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？ (2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解： (1) 该存储器能存储：字节 4M 8 32220=? (2) 需要 片88 2 322 8 51232 2 19 2020 =??= ??K (3) 用512K ?8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。 2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片? (3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解： (1) 共需 条464 1664 2 26 =??M 内存条 (2) 每个内存条内共有32 8 46416=??M M 个芯片 (3) 主存共需多少 1288 464648 464 2 26 =??= ??M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根 地址线用于内存条内部单元的选择。 3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解： (1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用 16 448 163264=?=??K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位 数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、
第三章运算方法和运算器3.1补码的移位运算 1、左移运算：各位依次左移，末位补0 对于算术左移，若没有改变符号位，左移相当于乘以2。 2、右移运算： 算术右移：符号位不变，各位（包括符号位）依次右移。（相当于除以2）逻辑右移：最高位补0，其余各位依次右移 例1：已知X＝0.1011 ,Y＝－0.0101 求 [0.5X]补；[0.25X]补； [-X]补；2[-X]补；[0.5Y]补；[0.25Y]补； [-Y]补；2[-Y]补[X]补＝0.1011 [Y]补＝1.1011 [0.5X]补＝0.01011 [0.5Y]补＝1.11011 [0.25X]补＝0.001011 [0.25Y]补＝1.111011 [-X]补＝1.0101 [-Y]补＝0.0101 2[-X]补＝0.1010 (溢出) 2[-Y]补＝0.1010 3.2定点加减法运算及其实现 3.2.1 补码加减法运算方法 由于计算机中的进行定点数的加减运算大都是采用补码。 （1）公式： [X+Y]补＝[X]补+[Y]补 [X-Y]补＝[X]补+[-Y]补（证明过程见教材P38） 例1 X＝0.001010 Y＝－0.100011 求[X-Y]补，[X+Y]补 解：[X]补＝0.001010 [-Y]补＝0.100011 则 [X-Y]补＝[X]补+[-Y]补＝0.001010 + 0.100011＝0.101101 [X]补=0.001010 [Y]补=1.011101 则 [X+Y]补＝[X]补+[Y]补＝0.001010 + 1.011101＝1.100111 例2：已知X＝＋0.25，Y＝－0.625，求X＋Y； X－Y写出计算的过程. 例3：已知X＝25,Y＝－9，求X＋Y； X－Y写出计算的过程. 例4：已知X＝－25,Y＝－9，求X＋Y； X－Y写出计算的过程.
第三章、内部存储器 1、存储器是计算机系统中的记忆设备，它主要是用来_____ A.存放数据 B.存放程序 C.存放数据和程序 D.存放微程序 2、存储单元是指______ A.存放一个二进制信息位的存储元 B.存放一个机器字的所有存储单元集合 C.存放一个字节的所有存储元集合 D.存放两个字节的所有存储元集合 3、计算机的存储器采用分级存储体系的主要目的是________ A.便于读写数据 B.减小机箱的体积 C.便于系统升级 D.解决存储容量、价格和存取速度之间的矛盾 5、和外存相比，内存的特点是____ A.容量大，速度快，成本低 B.容量大，速度慢，成本高 C.容量小，速度快，成本高 D.容量小，速度快，成本低 6、某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是______ A.64K B.32K C.64KB D.32KB 7、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为_______ A.64，16 B.16，64 C.64，8 D.16，16 8、某DRAM芯片，其存储器容量为512K×8位，该芯片的地址线和数据线数目为 ________ A.8，512 B.512，8 C.18，8 D.19，8 9、某机器字长32位，存储容量256MB，若按字编址，它的寻址范围是_______ A.1M B.512KB C.64M D.256KB 10、某机器字长32位，存储容量4GB，若按字编址，它的寻址范围是_______ A.1G B.4GB C.4G D.1GB 11、某机器字长64位，存储容量4GB，若按字编址，它的寻址范围是_______ A.4G B.2G C.0.5G D.1MB 12、某机器字长32位，存储容量4GB，若按双字编址，它的寻址范围是_______ A.4G B.5G C.8G D.2G 13、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的数目应为_____ A.23 B.25 C.50 D.19 14、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用__________ A.RAM B.ROM C.RAM 和ROM https://www.doczj.com/doc/2e5390417.html,D 15、相联存储是按____进行寻址的存储器。 A.地址指定方式 B.堆栈存取方式 C.内容指定方式 D.地址指定方式与堆栈存取方式结合 16、交叉存储器实质上是一种____存储器，它能_____执行_____独立的读写操作。 A.模块式，并行，多个 B.模块式，串行，多个 C.整体式，并行，一个 D.整体式，串行，多个
习题 一、填空题 1．晶体管工作在放大区时，具有发射结正偏、集电结反偏的特点。 2.晶体管工作在饱和区时，具有发射结正偏、集电结正偏的特点。 3. 饱和失真和截止失真属于非线性失真，频率失真属于线性失真。 4.共集电极放大器又叫射极输出器，它的特点是：输入电阻高（高、低）；输出电阻 低（高、低）；电压放大倍数约为 1 。 5.多级放大器由输入级、____中间级_____ 和输出级组成；其耦合方式有__阻容耦合____和直接耦合、变压器耦合三种；集成运算放大器运用的是直接耦合耦合方式。 6．三种最基本组态的放大器分别是共基极放大电路、___共发射极_______和___共集电极。其中输入电阻最大的是共集电极电路，而输出电阻最小的是共集电极电路。7.多级放大电路的电压放大倍数为各级电压放大倍数的乘积。输入电阻约等于第一级的输入电阻电阻，而输出电阻约等于输出级的输出电阻电阻。 : 8.多级放大器总的上限频率比其中任何一级的上限频率都要__低___(高/低),而下限频率比任何一级的下限频率都要___高____(高/低)。 9．若使放大器不产生频率失真，则要求其__高频__频率响应和__低频___频率响应均不产生失真。 10.晶体管的内部结电容和负载电容主要影响放大器的___高频__特性,而耦合电容和旁路电容主要影响放大器的__低频____特性。 二、选择题 1.为了放大变化缓慢的微弱信号，放大电路应该采用（A ）耦合方式；为了实现阻抗变换，放大电路应采用（ C ）耦合方式。 A. 直接 B. 阻容 C. 变压器 D.光电 2.阻容耦合和直接耦合多级器之间的主要不同是（A ）。 A.所放大的信号不同 B.交流通路不同 C.直接通路不同 3..直接耦合多级放大电路与阻容耦合多级放大电路相比，低频特性（A ）。 A.好 B.差 C.差不多 @ 4.具有相同参数和相同放大倍数的两级放大器，在组成它的各个单极放大器的截止频率处，总的电压放大倍数下降（ A ）。 5.多级放大电路与单极放大电路相比，总的通频带一定比它的任何一级都（D ）。 A.大 B.小 C.宽 D.窄 6.当信号频率等于放大电路的L f或H f时，放大倍数的值约下降到中频时的（B ）。 A.0.5倍倍倍 7.放大电路在高频信号作用时放大倍数数值下降的原因是（B ），而低频信号作用时放大倍数下降的原因是（A ）。 A.耦合电容和旁路电容存在 B.半导体极间电容和分布电容的存在 C.半导体管的非线性特性 D.放大电路的静态工作点不合适 ＝０时，能够工作在恒流区的场效应管有( A )和( C )。 >
第三章运算方法与运算器 3.1定点数运算及溢出检测随堂测验 1、定点运算器可直接进行的运算是（) (单选) A、十进制数加法运算 B、定点数运算 C、浮点数运算 D、定点数和浮点数运算 2、设计计算机字长为8位，两个十进制数X = -97 ，Y = 63, [x]补- [y]补的结果为（）（单选） A、01100000 B、11011110 C、负溢出 D、正溢出 3、下列关于定点运算溢出的描述中，正确的是( ) （多选） A、补码数据表时，同号数相加可能发生溢出 B、补码数据表时，异号数相减可能发生溢出 C、参加运算的两个数，当作为有符号数和无符号数进行加法运算时，不可能两者都溢出 D、溢出检测既可用硬件实现，也可用软件实现 4、设Ｘ为被加（减）数，Ｙ为加（减）数，Ｓ为运算结果，均采用补码数据表示，下列关于溢出电路设计的描述中，正确的是（）（多选） A、采用单符号位时，直接用Ｘ、Ｙ和Ｓ的符号位就可设计溢出监测电路 B、采用双符号位时，可直接用Ｓ的双符号位设计溢出检测电路 C、采用单符号位时，可直接用Ｘ、Ｙ最高有效数据位运算后的进位位和Ｓ的进位设计溢出监测电路 D、对无符号数的加／减运算，可利用运算器的进位信号设计溢出检测电路 3.2 定点数补码加、减运算器设计随堂测验 1、如图所示为基于FA的运算器：为了利用一位全加器FA并配合使用控制信号P，当P= 0/1时实现A、B两个数的加法/减法运算，图中空白方框处电路的逻辑功能应该是（）（单选）
A、与门 B、或门 C、异或门 D、非门 2、如图所示为带溢出检测功能的运算器该电路完成的溢出检测功能是（）（多选）
第二章运算方法与运算器 2.1.1 数值数据在机内的表示 在选择计算机的数值数的表示方式时，需要考虑以下几个因素：(1)要表示的数的类型(小数、整数、实数和复数)；(2)可能遇到的数值范围；(3)数值精确度；(4)数据存储和处理所需要的硬件代价。 2.1.1.1 定点数与浮点数 计算机处理的数值数据多数带有小数，小数点在计算机中通常有两种表示方法，一种是约定所有数值数据的小数点隐含在某一个固定位置上，称为定点表示法，简称定点数；另一种是小数点位置可以浮动，称为浮点表示法，简称浮点数。 1. 定点数表示法(fixed-point) 所谓定点格式，即约定机器中所有数据的小数点位置是固定不变的。在计算机中通常采用两种简单的约定：将小数点的位置固定在数据的最高位之前，或者是固定在最低位之后。一般常称前者为定点小数，后者为定点整数。 定点小数是纯小数，约定的小数点位置在符号位之后、有效数值部分最高位之前。 2. 浮点数表示法(floating-point number) 与科学计数法相似。 2.1.1.2 数的机器码表示 1. 原码表示法 原码表示法是一种比较直观的表示方法，其符号位表示该数的符号，正用“0”表示，负用“1”表示；而数值部分仍保留着其真值的特征。 2. 补码表示法 由于计算机的运算受一定字长的限制，属于有模运算，所以，在计算机中可以使用补码进行计算。在定点小数机器中数最大不超过1，也就是负的小数对“1”的补码是等价的。但实际上，负数的符号位还有一个“1”，要把它看成数的一部分，所以要对2求补码，也就是以2为模数。 3. 反码表示方法
反码表示法中，符号的表示法与原码相同。正数的反码与正数的原码形式相同；负数的反码符号位为1，数值部分通过将负数原码的数值部分各位取反(0变1，1变0)得到。 4. 移码表示法 移码通常用于表示浮点数的阶码。 2.1.2 非数值数据在机内的表示 计算机中数据的概念是广义的，机内除了有数值的信息之外，还有数字、字母、通用符号、控制符号等字符信息有逻辑信息、图形、图像、语音等信息，这些信息进入计算机都转变成0、1表示的编码，所以称为非数值数据。 2.1.2.1 字符的表示方法 字符主要指数字、字母、通用符号、控制符号等，在机内它们都被变换成计算机能够识别的十进制编码形式。这些字符编码方式有很多种，国际上广泛采用的是美国国家信息交换标准代码(American Standard Code for Information Interchange)，简称ASCII 码。 2.1.2.2 汉字的表示方法 1. 汉字的输入码 目前，计算机一般是使用西文标准键盘输入的，为了能直接使用西文标准键盘输入汉字，必须给汉字设计相应的输入编码方法。其编码方案有很多种，主要的分为三类：数字编码、拼音码和字形编码。 2. 汉字的内码 3. 汉字字形码 2.2.1 补码加法运算 补码加法的公式是： [ x ]补+ [ y ]补= [ x + y ]补( mod 2 ) 含义是：两个数的补码之和等于两个数之和的补码。 2.2.2 补码减法运算 [x-y]补=[x]补-[y]补=[x]补+[-y]补( mod 2 )
一、选择题 1、EPROM是指___D___。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 2、计算机系统中的存贮器系统是指__D__。 A RAM存贮器 B ROM存贮器 C 主存贮器 D cache、主存贮器和外存贮器 3、存储单元是指__B__。 A 存放一个二进制信息位的存贮元 B 存放一个机器字的所有存贮元集合 C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合； 4、相联存贮器是按__C_进行寻址的存贮器。 A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式 5、存储器是计算机系统的记忆设备，主要用于___D___。 A.存放程序 B.存放软件 C.存放微程序 D.存放程序和数据 6、外存储器与内存储器相比，外存储器___B___。 A.速度快，容量大，成本高 B.速度慢，容量大，成本低 C.速度快，容量小，成本高 D.速度慢，容量大，成本高 7、一个256K×8的存储器，其地址线和数据线总和为___C___。 A.16 B.18 C.26 D.20 8、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为__D__。 A 64，16 B 16，64 C 64，8 D 16，16 。 9、交叉存贮器实质上是一种__A__存贮器，它能_____执行______独立的读写操作。 A 模块式，并行，多个 B 模块式串行，多个 C 整体式，并行，一个 D 整体式，串行，多个 10、存储器是计算机系统中的记忆设备,它主要用来__C___。 A. 存放数据 B. 存放程序 C. 存放数据和程序 D. 存放微程序 11、某计算机的字长16位,它的存储容量是64KB,若按字编址,那么它的寻址范围是 ___B___。 A. 64K B.32K C. 64KB D. 32KB 12、存储单元是指__A__。 A．存放一个机器字的所有存储元 B．存放一个二进制信息位的存储元 C．存放一个字节的所有存储元的集合 D．存放两个字节的所有存储元的集合13、机器字长32位，其存储容量为4MB，若按字编址，它的寻址范围是_A__。 A． 1M B． 1MB C． 4M D． 4MB
第9章 集成运算放大器 习题参考答案 9.1 理想运算放大器有哪些特点？什么是“虚断”和“虚短”？ 解：开环电压放大倍数A u o →∞； 差模输入电阻r id →∞； 输出电阻r o →0; 共模抑制比K CMRR →∞。 -+≈u u 由于两个输入端间的电压为零，而又不是短路，故称为“虚短”; 0≈=-+i i 像这样，输入端相当于断路，而又不是断开，称为“虚断”。 9.2 电路如图9.2所示，求下列情况下，U O 和U i 的关系式。 （1）S 1和S 3闭合，S 2断开时； （2）S 1和S 2闭合，S 3断开时。 解：(1)这是反相比例运算电路，代入公式，得 i u u -=0 （2）根据叠加原理得i u u =0 。 9.3 如图9.2.2所示是用运算放大器测量电阻的原理电路，输出端接有满量程5V ，500mA 的 电压表。当电压表指示2.5V 时，试计算被测电阻R x 的阻值。 解：因为流过R x 和R 1的电流相等，即10V/ R 1=2.5 V/ R x ，所以计算得R x =500K Ω。 9.4 电路如图9.2.9所示，已知初始时刻电容两端的电压为零，C=1μF ，R =10K Ω。输入电 压波形如图9.2所示。画出输出电压u o 的波形，并求出u o 从0V 变化到－5V 需要多少 时间？
解：t RC t u 1000-=- =，波形如图： u o 从0V 变化到－5V 需要的时间 为－100t=－5V ,则t=0.05S 。 9.5 在图9.2.1的反相比例运算电路中，设R 1=10K Ω，R f =500 K Ω。 试求闭环电压放大倍数。若u i =10mV ，则u o 为多少？ 解：5105001 -=Ω Ω- =- =K K R R A f uf mV mV u 501050-=?-=。 9.6 在图9.2.3的同相比例运算电路中，设R 1=2K Ω，R f =10 K Ω。 试求闭环电压放大倍数。若u i =10mV ，则u o 为多少？ 解：6210111 =Ω Ω+ =+ =K K R R A f uf ，mV mV u 601060=?= 。 9.7 在图9.3中，已知R f = 2R 1，u i = -2V 。 试求输出电压u o 。 解：前一级是电压跟随器电路，后一级是反相比例运算电路，所以V u R R u i f 41 0=- = 。 9.8 图9.4是利用两个运算放大器组成的较高输入电阻的差动放大电路。 试求输出u o 与输入u i1 ，u i2的运算关系式。 解：前一级是同相比例运算电路，后一级是差动运算电路，所以10111i u K u ??? ??+= 。 9.9 积分运算电路如图9.2.5所示，R 1=10K Ω，其输出与输入的关系为?-=t u u d 100 S o ，求 C ＝？。 解：因为?- =t u RC u d 1S o ，所以1/RC=100,C=1μF 。
运算方法和运算器练习题 一、填空题 1.补码加减法中，（）作为数的一部分参加运算，（）要丢掉。 2.为判断溢出，可采用双符号位补码，此时正数的符号用（）表示，负数的符号用（）表 示。 3.采用双符号位的方法进行溢出检测时，若运算结果中两个符号位（），则表明发生了溢 出。若结果的符号位为（），表示发生正溢出；若为（），表示发生负溢出。 4.采用单符号位进行溢出检测时，若加数与被加数符号相同，而运算结果的符号与操作数 的符号（），则表示溢出；当加数与被加数符号不同时，相加运算的结果（）。 5.浮点加减运算在（）情况下会发生溢出。 6.原码一位乘法中，符号位与数值位（），运算结果的符号位等于（）。 7.一个浮点数，当其补码尾数右移一位时，为使其值不变，阶码应该（）。 8.左规的规则为：尾数（），阶码（）。 9.右规的规则是：尾数（），阶码（）。 10.影响进位加法器速度的关键因素是（进位信号的传递问题）。 11.当运算结果的尾数部分不是（）的形式时，则应进行规格化处理。当尾数符号位为（） 或（）时，需要右规；当运算结果的符号位和最高有效位为（）或（）时，需要左规。 12.（进位信号的产生与传递逻辑）称为进位链。 13.（）称为进位产生函数，（）称为进位传递函数。 14.ALU的基本逻辑结构是（）加法器，它比行波进位加法器优越，具有先行进位逻辑，不 仅可以实现高速运算，还能完成逻辑运算。 二、选择题 1.两个补码数相加，采用1位符号位，当（）时表示结果溢出。 A、符号位有进位 B、符号位进位和最高数位进位异或结果为0 C、符号位为1 D、符号位进位和最高数位进位异或结果为1 2.运算器的主要功能是进行（） A、逻辑运算 B、算术运算 C、逻辑运算和算术运算 D、只作加法 3.运算器虽有许多部件组成，但核心部件是（） A、数据总线 B、算术逻辑运算单元 C、多路开关 D、累加寄存器 4.在定点二进制运算中，减法运算一般通过（）来实现。 A、原码运算的二进制减法器 B、补码运算的二进制减法器 C、补码运算的的十进制加法器 D、补码运算的的二进制加法器 5.在定点运算器中，无论采用双符号位还是单符号位，必须有（），它一般用（）来实现。 A、译码电路，与非门 B、编码电路，或非门 C、溢出判断电路，异或门 D、移位电路，与或非门 6.ALU属于（）部件。 A、运算器 B、控制器 C、存储器 D、寄存器 7.乘法器的硬件结构通常采用（） A、串行加法器和串行移位器 B、并行加法器和串行左移 C、并行加法器和串行右移 D、串行加法器和串行右移 8.器件74SL181是4位的ALU芯片，使用它来构成一个16位的ALU，需要使用（）片。 A、2 B、4 C、8 D、16
第3章习题解答 1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思? 解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。 2．零地址指令的操作数来自哪里?一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。 解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。例如，前述零地址和一地址的加法指令。 3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。若双操作数指令已有K种，无操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少? 解：X= (24一K)×26一[L/26] 双操作数指令的最大指令数：24一1。 单操作数指令的最大指令数：15×26一l(假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口)。 无操作数指令的最大指令数：216一212一26。其中212为表示某条二地址指令占用的编码数，26为表示某条单地址指令占用的编码数。此时双操作数和单操作数指令各仅有1条。 4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令，8条二地址指令，180条单地址指令。 解：4条三地址指令 000 XXX YYY ZZZ ． ． 011 XXX YYY ZZZ 8条二地址指令 100 000 XXX YYY ． ． 100 111 XXX YYY 180条单地址指令 101 000 000 XXX ． ． 111 110 011 XXX 5．指令格式同上题，能否构成： 三地址指令4条，单地址指令255条，零地址指令64条?为什么? 解：三地址指令4条 000 XXX YYY ZZZ
第3章集成运算放大器及其应用习题解答 3.1 差动放大电路的工作原理是什么？ 解：最简单的差动放大电路由两个完全对称的单管放大电路拼接而成。由于电路的对称性，输出信号电压采用从两管集电极间提取的双端输出方式，对于无论什么原因引起的零点漂移，均能有效地抑制。 在电路的两个输入端输入大小相等、极性相同的信号电压，由于电路的对称性，两管集电极电位的大小、方向变化相同，输出电压为零(双端输出)。说明差动放大电路对共模信号无放大作用。共模信号的电压放大倍数为零。 在电路的两个输入端输入大小相等、极性相反的信号电压，由于电路的对称性，差动放大电路的输出电压为两管各自输出电压变化量的两倍。 3.2 集成运算放大器的基本组成有哪些？ 解：从电路的总体结构上看，集成运算放大器基本上都由输入级、中间放大级、输出级和偏置电路四个部分组成。 3.3 集成运算放大器的主要参数有哪些？ 解：1.开环差摸电压增益： 2.输入失调电压U io： 3.输入失调电流I io： 4.差摸输入电阻r id和输出电阻r o： 5.共模抑制比K CMR： 6.最大差模输入电压U idmax： 7.最大共模输入电压U icmax： 8.静态功耗P co： 9.最大输出电压U opp： 3.4 理想集成运算放大器的主要条件是什么？ 解：（1）开环差模电压增益A ud=∞； （2）共模抑制比K CMR=∞； （3）开环差模输入电阻r id=∞； （4）开环共模输入电阻r ic=∞； （5）开环输出电阻r o=0。 3.5 通用型集成运放一般由几部分电路组成，每一部分常采用哪种基本电路？通常对每
一部分性能的要求分别是什么？ 解：(1)输入级：一般采用具有恒流源的双输入端的差分放大电路，主要作用是减小放大电路的零点漂移、提高输入阻抗。 (2)中间放大级：一般采用多级放大电路，主要作用是放大电压，使整个集成运算放大器有足够高的电压放大倍数。 (3)输出级：一般采用射级输出器或互补对称电路，其目的是实现与负载的匹配，使电路有较大的输出功率和较强的带负载能力。 (4)偏置电路：是为上述各级电路提供稳定合适的偏置电流，稳定各级的静态工作点，一般由各种恒流源电路构成。 3.6 已知一个集成运放的开环差模增益A od为100dB，最大输出电压峰-峰值U opp＝±14V，分别计算差模输入电压u I（即u+－u－）为10μV、100μV、1mV、1V和－10μV、－100μV、－1mV、－1V时的输出电压u o。 解：因为U＝A od u I，A od＝100dB即A od＝105，所以， 当u I（即u+－u－）为10μV、100μV、－10μV、－100μV时 U＝A od u I分别为1V、10V、－1V、－10V。 当u I（即u+－u－）为1mV、1V时，U＝A od u I为最大值14V。 当u I（即u+－u－）为－1mV、－1V时，U＝A od u I为负最大值－14V。 3.7 电路如图3-32所示，具有理想的对称性。设各管β均相同。 （1）说明电路中各晶体管的作用； （2）若输入差模电压为（u i1－u i2），则由此产生的差模电流为△i o，求解电路电流放大倍数A i的近似表达式。 图3-32 习题3.7的图 解：（1）T1和T2组成复合放大管，T3和T4也是组成复合放大管，具有放大差模信号和抑制共模信号的作用。T5和T6组成恒流源电路，具有恒流作用。
第三章集成运放电路 一、填空题 1、（3-1，低）理想集成运放的A ud=，K CMR=。 2、（3-1，低）理想集成运放的开环差模输入电阻ri=，开环差模输出电阻ro=。 3、（3-1，中）电压比较器中集成运放工作在非线性区，输出电压Uo只有或 两种的状态。 4、（3-1，低）集成运放工作在线形区的必要条件是___________ 。 5、（3-1，难）集成运放工作在非线形区的必要条件是__________，特点是___________，___________。 6、（3-1，中）集成运放在输入电压为零的情况下，存在一定的输出电压，这种现象称为__________。 7、（3-2，低）反相输入式的线性集成运放适合放大(a.电流、b.电压) 信号，同相输入式的线性集成运放适合放大(a.电流、b.电压)信号。 8、（3-2，中）反相比例运算电路组成电压（a.并联、b.串联）负反馈电路，而同相比例运算电路组成电压（a.并联、b.串联）负反馈电路。 9、（3-2，中）分别选择“反相”或“同相”填入下列各空内。 （1）比例运算电路中集成运放反相输入端为虚地，而比例运算电路中集成运放两个输入端的电位等于输入电压。 （2）比例运算电路的输入电阻大，而比例运算电路的输入电阻小。 （3）比例运算电路的输入电流等于零，而比例运算电路的输入电流等于流过反馈电阻中的电流。 （4）比例运算电路的比例系数大于1，而比例运算电路的比例系数小于零。 10、（3-2，难）分别填入各种放大器名称 （1）运算电路可实现A u＞1的放大器。 （2）运算电路可实现A u＜0的放大器。 （3）运算电路可将三角波电压转换成方波电压。 （4）运算电路可实现函数Y＝aX1＋bX2＋cX3，a、b和c均大于零。 （5）运算电路可实现函数Y＝aX1＋bX2＋cX3，a、b和c均小于零。 11、（3-3，中）集成放大器的非线性应用电路有、等。
第三章课后习题参考答案 1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1024K/512K）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设DRAM芯片存储体结构为128行，每行为128×8个存储元。如单元刷新间隔不超过2ms，存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A 13-A 作为片内地址，用A 15 A 14 经2：4译码 器产生片选信号，逻辑框图如下所示：
（2）根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us的死时间，肯定不行； 所以采用分散式刷新方式： 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为： t=2ms/128=15.6(s) 取存储周期的整数倍15.5s(0.5的整数倍) 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为t MAX ＝15.5×2－0.5＝30.5 (μS) t MAX 对全部存储单元刷新一遍所需时间为t R ＝0.5×128=64 (μS) t R 4．有一个1024K×32位的存储器，由128K×8位DRAM芯片构成。问： (1)总共需要多少DRAM芯片？ (2)设计此存储体组成框图。 (3)设DRAM芯片存储体结构为512行，每行为256×8个存储元。采用分散式刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少？
第三章集成运放电路 一、填空题 1、 （ 3-1，低）理想集成运放的 A ud = ______ , K CMR = ___________ 。 2、 （3-1，低）理想集成运放的开环差模输入电阻 ri= ______ ,开环差模输出电阻ro= 。 3、 （ 3-1，中）电压比较器中集成运放工作在非线性区，输出电压 Uo 只有 ______ 或 ______ 两种的状态。 4、 （ 3-1，低）集成运放工作在线形区的必要条件是 ______________________ 。 5、 （ 3-1，难）集成运放工作在非线形区的必要条件是 ____________ ，特点是 _______________________________________________________________ ， 6、（ 3-1，中）集成运放在输入电压为零的情况下，存在一定的输出电压，这种现象称为 7、 （ 3-2,低）反相输入式的线性集成运放适合放大 ___________ （a.电流、b.电压）信号，同相 输入式的线性集成运放适合放大 ____________ （a.电流、b.电压）信号。 8、 （ 3-2，中）反相比例运算电路组成电压 _______ （ a.并联、b.串联）负反馈电路，而同相 比例运算电路组成电压 ________ （a.并联、b.串联）负反馈电路。 9、（3-2，中）分别选择 反相”或 同相”填入下列各空内。 （1） ____ 比例运算电路中集成运放反相输入端为虚地，而 _________ 比例运算电路中集 （1） ___ 运算电路可实现 A u > 1的放大器。 （2） ___ 运算电路可实现 A u < 0的放大器。 （3） ___ 运算电路可将三角波电压转换成方波电压。 成运放两个输入端的电位等于输入电压。 （2） __ 比例运算电路的输入电阻大，而 （3） — 比例运算电路的输入电流等于零, 过反馈电阻中的电流。 （4） ___ 比例运算电路的比例系数大于 零。 10、（ 3-2，难）分别填入各种放大器名称 ____ 比例运算电路的输入电阻小。 而 _____ 比例运算电路的输入电流等于流 1，而 ____ 比例运算电路的比例系数小于
第二章运算方法和运算器 学习重点 ●数据与文字的表示 ●定点加法、减法运算 ●定点运算器的组成 ●浮点运算的步骤 2.1 数据与文字的表示方法 2.1.1 数据格式 计算机中使用的数据可分成两大类： 数值数据:数字数据的表示 （定点、浮点） 符号数据:非数字符号的表示 （ASCII、汉字、图形等） 数值数据的表示格式有定点数、浮点数两种 1.定点数的表示方法 小数点的位置固定不变，通常表示成纯小数或纯整数。 用n+1位字表示定点数X, x= x n x n-1x n-2 (x1x0) 纯小数时表示范围： 0≤｜X｜≤1-2-n 纯整数时表示范围： 0≤｜X｜≤2n-1 2.浮点数的表示方法 任意进制数N表示：N=R e·M M为尾数，数的精度； e为指数(整数)，数的范围； R为基数，二进制为2,十进制为10； 浮点数由阶码、尾数及其符号位组成。 规格化：若不对浮点数的表示作出明确规定，同一个浮点数的表示就不是惟一的。例如: 0.01010010×211 0.001010010×2100 0.1010010×210 IEEE754标准 (规定了浮点数的表示格式,运算规则等) 规则规定了32位和64位两种基本格式 规则中,尾数用原码,指数用移码(便于对阶和比较)，基数为2 尾数域的最高有效位为1，称为浮点数的规格化表示。 32位的浮点数 S数的符号位，1位，在最高位，“0”表示正数，“1”表示负数。 E是阶码，8位，采用移码表示。移码比较大小方便。 M是尾数，23位，在低位部分，采用纯小数表示。 规格化的浮点数尾数域最左位(最高有效位)总是1，故这一位经常不予存储，而认为隐藏在小数点的左边(1.M) 。 采用这种方式时，将浮点数的指数真值e变成阶码E时，应将指数e加上一个固定的偏移值127(01111111)，即E=e+127。
第3章内部存储器 二．选择题 1．主（内）存用来存放 D 。 A．程序 B．数据 C．微程序 D．程序和数据 2．下列存储器中，速度最慢的是 C 。 A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器 3．某一SRAM芯片，容量为16K×1位，则其地址线有(A)。 A．14根 B．16K根 C．16根 D．32根 4．下列部件（设备）中，存取速度最快的是(B)。 A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器 5．在主存和CPU之间增加Cache的目的是(C)。 A．扩大主存的容量 B．增加CPU中通用寄存器的数量 C．解决CPU和主存之间的速度匹配 D．代替CPU中的寄存器工作 6．计算机的存储器采用分级存储体系的目的是(D)。 A．便于读写数据 B．减小机箱的体积 C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾 7．相联存储器是按(C)进行寻址的存储器。 A．地址指定方式 B．堆栈存取方式 C．内容指定方式 D．地址指定与堆栈存取方式结合 8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为(D)。 A．23 B．25 C．50 D．20 9．常用的虚拟存储器由(A)两级存储器组成，其中辅存是大容量的磁表面存储器。 A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存 10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为(A)。 A．全相联映射 B．直接映射 C．组相联映射 D．混合映射 11．640KB的内存容量为（C）。 A．640000字节 B．64000字节 C．655360字节 D．32000字节 12．若一台计算机的字长为4个字节，则表明该机器（C）。 A．能处理的数值最大为4位十进制数 B．能处理的数值最多由4位二进制数组成 C．在CPU中能够作为一个整体加以处理的二进制代码为32位 D．在CPU中运算的结果最大为2的32次方 13．下列元件中存取速度最快的是（B）。 A．Cache B．寄存器 C．内存 D．外存 14．计算机的存储器采用分级方式是为了（B）。 A．减少主机箱的体积 B．解决容量、价格、速度三者之间的矛盾 C．保存大量数据方便
第三章线性集成电路的应用（12个课时） 内容提要 1.目标：集成元器件，构成特定功能的电子线路 2.侧重点不同：区别于单元电路，研究对象为高开环电压放大倍数的多级直接耦合放大电路 3.基本要求 ?了解电流源的构成、恒流特性及其在放大电路中的作用。 ?正确理解直接耦合放大电路中零点漂移（简称零漂）产生的原因，以及有 关指标。 ?熟练掌握差模信号、共模信号、差模增益、共模增益和共模抑制比的基本 概念。 ?熟练掌握差分放大电路的组成、工作原理以及抑制零点漂移的原理。 ?熟练掌握差分放大电路的静态工作点和动态指标的计算，以及输出输入相 位关系。 ?了解集成运放的内部结构及各部分功能、特点。（选讲内容） ?了解集成运放主要参数的定义，以及它们对运放性能的影响。（选讲内容） 4.主要内容 ?组成集成运放的基本单元电路； ?典型集成运放电路以及集成运放的主要指标参数； ?几种专用型集成运放。 §3.1 放大电路的频率响应 在实际应用中，电子电路所处理的信号，如语音信号、电视信号等都不是简单的单一频率信号，它们都是由幅度及相位都有固定比例关系的多频率分量组合而成的复杂信号，即具有一定的频谱。如音频信号的频率范围从20Hz到20Hz，而视频信号从直流到几十兆赫。 由于放大电路中存在电抗元件（如管子的极间电容，电路的负载电容、分布电容、耦合电容、射极旁路电容等），使得放大器可能对不同频率信号分量的放大倍数和相移不同。 如放大电路对不同频率信号的幅值放大不同，就会引起幅度失真。如放大电路对不同频率信号产生的相移不同就会引起相位失真。幅度失真和相位失真总称为频率失真，由于此失真是由电路的线性电抗元件（电阻、电容、电感等）引起的，故不称为线性失真。
第二章习题 一、填空题： 1.一个定点数由A.______和B.______两部分组成，根据小数点位置不同，定点数有 C.______和 D.______两种表示方法。 2.数的真值变成机器码可采用A. ______表示法，B. ______表示法，C.______表示法，移码表示法。 3.若[ x1 ]补 = 11001100， [x2 ]原 = 1.0110 ，则数x1和x2的十进制数真值分别是 A.______和 B.______。 4.移码表示法主要用于表示浮点数的A.______码，以利于比较两个B.______数的大小和进行C.______操作。 5.按IEEE754标准，一个浮点数由A.___, 阶码E, 尾数M三个域组成。其中阶码E 的值等于指数的B.___, 加上一个固定C.___。 6.若浮点数格式中阶码的基数已定，且尾数采用规格化表示法，则浮点数的表示范围取决于A. 的位数，而精度取决于B. 的位数。 二、选择题： 1.（2000）10化成十六进制数是______。 A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7FO）16 2.在小型或微型计算机里，普遍采用的字符编码是______。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 3.下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 4.某机字长32位。其中1位符号位，31位表示尾数。若用定点整数表示，则最大正 整数为______。 A. +(231-1) B. +(230-1) C. +(231+1) D. +(230+1) 5.至今为止，计算机中的所有信息仍以二进制方式表示的理由是______。 A．节约元件 B. 运算速度快 C. 物理器件性能决定 D. 信息处理方便 6.某机字长32位，其中1位符号位，31位表示尾数。若用定点整数表示，则最小负 整数为______。 A. -(231-1) B. -（230-1） C. -（231+1） D. -（230+1） 7.x=+0.1011, y=+0.0110，则用补码运算[x-y]补=______。 A. 0.0101 B. 0.0001 C. 1.1011 D. 1.1111 8.在定点二进制运算器中，减法运算一般通过______来实现。 A. 原码运算的二进制减法器 B. 补码运算的二进制减法器 C. 补码运算的十进制加发器 D. 补码运算的二进制加法器 9.某机字长32位。其中1位符号位，31位表示尾数。若用定点小数表示，则最大正 小数为______。 A. +（1-2-32） B. +（1-2-31） C. +（1-2-30） D.2-31-1 10.运算器的核心部分是______。 A. 数据总线 B. 多路开关 C. 算术逻辑运算单元 D. 累加寄存器