第3章数值的机器运算
3.1 基本内容摘要
1、定点数的加、减法运算和加、减法电路的实现
◆定点数的加减运算
补码的加法公式、补码的减法公式；
◆补码的溢出判断和检测方法
溢出的产生、符号比较法、双进位法、双符号位法；
◆从半加器到算术逻辑部件ALU
半加器、全加器、并行加法器、加减法部件ASU、BCD码（十进制）加法器、算术逻辑部件ALU；
2、定点数的乘、除法运算和乘、除法电路的实现
◆定点数的乘法运算和乘法电路的实现
原码一位乘法、原码一位乘法运算器、补码原码一位乘法、补码原码一位乘法运算器；
◆定点数的除法运算和除法电路的实现
原码除法、原码加减交替法除法运算器、补码除法；
3、逻辑运算
◆“与”、“或”和“非”运算
逻辑与、逻辑或、逻辑非
◆“异或”运算
4、定点运算器的基本结构与工作原理
◆移位电路
◆定点运算器的主要组成
5、浮点数运算和浮点数运算器的实现
◆二进制数的浮点表示法
◆二进制数的浮点运算
浮点数的加减法运算、浮点数的乘除法运算
◆浮点运算器的基本结构
浮点加减运算器硬件结构及其工作原理
3. 2 知识点
一、逻辑运算
逻辑与：又称为“逻辑乘”，其逻辑表达式为：
F=A×B=A·B=A∧B
逻辑或：又称“逻辑加”，其逻辑表达式为：
F=A+B=A∨B
逻辑非：又称为“逻辑反”，其逻辑表达式为：
B = A
异或：又称为“按位加”，其逻辑表达式：
F=A⊕B=A∨B
二、定点数的加、减法运算和加、减法电路的实现
1、补码加减法
补码加法公式：[X+Y]补=[X]补+[Y]补
补码减法公式：[X－Y]补＝[X]补－[Y]补＝[X]补＋[－Y]补
当X、Y、X+Y均在一定字长补码所表示的数值范围内，公式成立；
补码运算加减运算中，符号位可一起参加运算，不考虑符号位和数值位的区别；
在补码减法运算中，有：[－ｙ]补=－[ｙ]补，[－ｙ]补＝[ [ｙ]补]求补
求补运算指对[ｙ]补包括符号位“求反且最末位加1”
2、溢出及其检测方法
定点数的运算中出现溢出，其运算结果不能表示正确结果，但可以通过一定方法修正。
加减运算中溢出的判别方法有：
（1）符号比较法
溢出判断逻辑表达式：
V = X s Y s (X＋Y)s＋X s Y s (X＋Y)s＋X s Y s(X－Y)s＋X s Y s(X－Y)s
（2）双进位法
溢出判断逻辑表达式：
V = C in⊕C out
当C out C in=0 1，结果正溢；当C out C in=1 0 结果负溢
（3）双符号位法
溢出判断逻辑表达式：
V = S S1⊕S S2
当S s1S s2=01 结果正溢（或上溢）；当S s1S s2=10 结果负溢（或下溢）；
在补码运算中，最高位（符号位）产生进位并不表示溢出，该进位虽然丢弃，但运算
结果仍然正确。
3、定点加减运算器的结构
（1）半加器：只是对两个输入数据位进行加法的电路，输出一个结果位和一个向高位的进位，不考虑低位的进位。半加器采用一个异或门和一个与门实现。
（2）全加器：两个输入数据位和低位进位输入进行加法运算，输出一个结果位和一个向高位的进位。全加器采用2个异或门、2个与门和1个或门实现。
（3）串行进位的并行加法器（行波进位加法器）
n个全加器串接构成一个n位并行加法器，即将各位向高位的进位串联起来，低位的进位输出作为高一位加法器的进位输入，最低位的进位输入端置0。
（4）先行进位的并行加法器
◆先行进位的并行加法器的进位信号
将全加器的进位表达式C i = X i Y i+（X i⊕Y i）C i-1中
X i Y i定义为“进位生成函数”G i，（Xi⊕Yi）定义为“进位传送函数”Pi ，
n级并行加法器中各级的进位信号表达式为：
C1=G1+P1C0
C2= G2+P2G1+P2P1C0
┊┊
C n = G n+P n G n-1+P n P n-1G n-2+……+ P n P n-1……P2G1 + P n P n-1……P2P1C0
◆先行进位电路CLA 和先行进位CLA加法器
（5）加减法部件ASU（行波进位的补码加/减法器）
（6）算术逻辑部件ALU
1位ALU电路原理
4位ALU逻辑部件74181功能及其应用
（7）BCD码（十进制）加法器
BCD码加法原理：被加数的4位二进制数和加数的4位二进制数相加时 >1001则对应4位数要加0110进行修正；
BCD码减法原理：减数的4位二进制数减去被减数的4位二进制数时有借位，则对应4位数要减110进行修正；
BCD码加法器：加法器和修正电路组成
三、定点数的乘、除法运算和乘、除法电路的实现
1、原码一位乘法
◆原码乘法的算法：
乘积[Z]
原=[X]
原
×[Y]
原
=（X
S
⊕Y
S
）+（O.X
1
X
2
﹍﹍ X
n-1
X
n
）×(O.Y
1
Y
2
﹍﹍ Y
n-1
Y
n
）
◆原码一位乘法的计算机实现
步骤：
①取被乘数X和乘数Y的绝对值
｜X｜= 0. X1X2···X n-1X n , ｜Y｜= 0. Y1Y2···Y n-1Y n
N位部分积的初值为全“0”；
②以乘数Y的最低位Y n作为判断位，若Y n = 1，原部分积之和＋被乘数得新部分积之和；
Yn = 0，原部分积就是新部分积之和；
③新部分积之和同乘数｜Y｜一起右移一位；
④依次检查Yn-1、Yn-2···Y1，重复上二步操作，最终得乘积Z = X×Y的绝对值；
符号位Zs = Xs + Ys和乘积Z 结合得ZsZ1Z2···Z2n-1Z2n为[X×Y]原
◆原码一位乘法运算器结构
2、补码一位乘法
◆补码一位乘法的表达式为：
[Z]补= [X×Y]补= [X]补×[0.Y1Y2···Y n]＋[－X]补×Y s
◆补码一位乘法的Booth算法
运算步骤：
①参加运算被乘数采用变形补码、乘数釆用单符号位补码表示，符号位参加运算；
②乘数最低位Yn后加一位附加位Yn+1，初值为0；
③求得每次部分积后必须与乘数一起右移一位，由乘数的最低二位Yn+1Yn的值决定下一次执行的操作——累加与右移
Yn Yn+1 = 01 原部分积＋[X]补，并右移一位；
Yn Yn+1 = 10 原部分积＋[－X]补，并右移一位；
Yn Yn+1 = 00 和Yn Yn+1 = 11 原部分积＋0，并右移一位；
④操作次数，累加n＋1次，移位n次（最后一次不移位）；
◆补码一位乘法运算器结构
3、原码一位除法
方法是先将符号位与数值位分开，对数值位部分进行除法运算得到的结果为商的数值部分，除数和被除数的符号位异或得到的是商的符号位，再加上商的数值部分运形成商的原码，余数应和被除数同符号
◆恢复余数的除法：先作被除数和除数的减法，判别余数：
如果余数为正，商上为1；
如果余数为负，商上为0，由于已作了相减运算，需加上除数恢与那部分余数；
◆加减交替法的除法：先作被除数和除数的减法，判别余数：
余数为正，商上1，余数左移一位减除数；
余数为负，商上0，余数左移一位加除数。若最后一次余数为负，商上0并加︱Y︱。
◆原码加减交替法的除法运算器
4、补码一位除法
补码加减交替法的规则表为：
四、定点运算器的基本结构与工作原理
1、移位电路的工作原理
2、定点运算器的主要组成及其原理
五、浮点数运算和浮点数运算器的实现
1. 浮点数的加减法运算：
浮点数加减法运算的步骤：
（1）对阶：将原阶码小的数的尾数右移，使其阶码等于大数的阶码；
（2）尾数运算：两个尾数进行加减运算，可任意采用一种方法；
（3）结果规格化：对不符合规格化要求的结果进行规格化处理：左规或右规；
（4）舍入处理：对运算时多保留的数据位进行舍入处理，可采用截去法、0舍1入法、恒置1法；
（5）溢出处理：检查阶码是否溢出，阶码下溢则置运算结果为浮点数形式的“机器零”；阶码上溢，置溢出标志，由CPU的异常处理机制进行处理。
2. 浮点数的乘除法运算
浮点数加减法运算的步骤：
（1）阶码运算：乘法时，阶码做加法；除法时阶码做减法，
若阶码以补码表示，阶码[E xy]补=[E x +E y]补=[E x]补+[E y]补
阶码[E x/y]补=[E x -E y]补= [E x]补-[E y]补
若阶码以移码表示，阶码[E xy]移= [Ex + Ey]移= [Ex]移+ [Ey]补
阶码[E x/y]移=[E x -E y]移= [Ex]移+ [- Ey]补
（2）尾数乘除法运算：
乘法时，先检测相乘两尾数中是否有“0”，若有一个为“0”，乘积必为“0”，若均不为“0”，可进行乘法运算；
除法时，检测被除数是否为“0”，若为“0”，则商必为“0”；再检测除数是否为“0”，若为
“0”，则商必为“无穷大”，另作处理；除数和被除数都不为“0”，可进行除法运算；
可以采用定点小数的任一种乘、除法运算来完成；
（3）规格化：将尾数运算结果规格化处理；
（4）舍入
（5）溢出处理
3、浮点运算器的基本结构
（1）浮点数加减法运算操作流程
（2）浮点数加减运算器的结构
六、主要的术语及概念：
求补、行波进位、先行进位、半加、全加、对阶、左规、右规、舍入、变形补码；
第3章数值的机器运算 3.1 基本内容摘要 1、定点数的加、减法运算和加、减法电路的实现 ◆定点数的加减运算 补码的加法公式、补码的减法公式； ◆补码的溢出判断和检测方法 溢出的产生、符号比较法、双进位法、双符号位法； ◆从半加器到算术逻辑部件ALU 半加器、全加器、并行加法器、加减法部件ASU、BCD码（十进制）加法器、算术逻辑部件ALU； 2、定点数的乘、除法运算和乘、除法电路的实现 ◆定点数的乘法运算和乘法电路的实现 原码一位乘法、原码一位乘法运算器、补码原码一位乘法、补码原码一位乘法运算器； ◆定点数的除法运算和除法电路的实现 原码除法、原码加减交替法除法运算器、补码除法； 3、逻辑运算 ◆“与”、“或”和“非”运算 逻辑与、逻辑或、逻辑非 ◆“异或”运算 4、定点运算器的基本结构与工作原理 ◆移位电路 ◆定点运算器的主要组成 5、浮点数运算和浮点数运算器的实现 ◆二进制数的浮点表示法 ◆二进制数的浮点运算 浮点数的加减法运算、浮点数的乘除法运算 ◆浮点运算器的基本结构 浮点加减运算器硬件结构及其工作原理
3. 2 知识点 一、逻辑运算 逻辑与：又称为“逻辑乘”，其逻辑表达式为： F=A×B=A·B=A∧B 逻辑或：又称“逻辑加”，其逻辑表达式为： F=A+B=A∨B 逻辑非：又称为“逻辑反”，其逻辑表达式为： B = A 异或：又称为“按位加”，其逻辑表达式： F=A⊕B=A∨B 二、定点数的加、减法运算和加、减法电路的实现 1、补码加减法 补码加法公式：[X+Y]补=[X]补+[Y]补 补码减法公式：[X－Y]补＝[X]补－[Y]补＝[X]补＋[－Y]补 当X、Y、X+Y均在一定字长补码所表示的数值范围内，公式成立； 补码运算加减运算中，符号位可一起参加运算，不考虑符号位和数值位的区别； 在补码减法运算中，有：[－ｙ]补=－[ｙ]补，[－ｙ]补＝[ [ｙ]补]求补 求补运算指对[ｙ]补包括符号位“求反且最末位加1” 2、溢出及其检测方法 定点数的运算中出现溢出，其运算结果不能表示正确结果，但可以通过一定方法修正。 加减运算中溢出的判别方法有： （1）符号比较法 溢出判断逻辑表达式： V = X s Y s (X＋Y)s＋X s Y s (X＋Y)s＋X s Y s(X－Y)s＋X s Y s(X－Y)s （2）双进位法 溢出判断逻辑表达式： V = C in⊕C out 当C out C in=0 1，结果正溢；当C out C in=1 0 结果负溢 （3）双符号位法 溢出判断逻辑表达式： V = S S1⊕S S2 当S s1S s2=01 结果正溢（或上溢）；当S s1S s2=10 结果负溢（或下溢）； 在补码运算中，最高位（符号位）产生进位并不表示溢出，该进位虽然丢弃，但运算 结果仍然正确。 3、定点加减运算器的结构 （1）半加器：只是对两个输入数据位进行加法的电路，输出一个结果位和一个向高位的进位，不考虑低位的进位。半加器采用一个异或门和一个与门实现。 （2）全加器：两个输入数据位和低位进位输入进行加法运算，输出一个结果位和一个向高位的进位。全加器采用2个异或门、2个与门和1个或门实现。
哈尔滨学院2014年秋季学期单元测试试卷 课程名称：计算机组成原理 单元名称：第四章数值的机器运算 一、填空题 1．影响并行加法器速度的关键因素是。 2．A、B均为8位二进制数，A=F0H，B=E0H，则A+B= ，A-B= 。 3 ，算术右移1位后得。 4．向左规格化的规则为尾数，阶码为。 5．运算器的基本功能室实现运算和运算。 二、选择题 1．在串行进位的并行加法器中，影响加法器运算速度的关键因素是。A．门电路的级延迟B．元器件速度 C．进位传递延迟D．各位加法器速度的不同 2．并行加法器中每一位的进位产生函数Gi为。A．B．B?AB?A iiii C． D. CB?CA?B?A?iiiiii3．补码加/减法是指。 A．操作数用补码表示，两尾数相加/减，符号位单独处理 B．操作数用补码表示，符号位和尾数一起参加运算，结果的符号与加/减数相同C．操作数用补码表示，连同符号位直接相加，减某数用加某数的机器负数代替，结果的符号在运算中形成 D．操作数用补码表示，由数符决定两尾数的操作，符号位单独处理 4．两个补码数相加，采用1位符号位，当时，表示结果溢出。A．符号位有进位 B．符号位进位和最高数位进位异或结果为0 C. 符号位为1 1 ．符号位进位和最高数位进位异或结果为D． 5．在双符号位判断溢出的方案中，出现正溢时，双符号位应当为。A. 00 B. 01 D. 11 C. 10 6．在定点机中执行算术运算时会产生溢出，其原因是。 A．主存容量不够B．操作数过大
C．操作数地址过大D．运算结果无法表示 7. 当定点运算发生溢出时，应进行。 A. 向左规格化B．向右规格化 C．发出出错信息D．舍入处理 8．。 A．B． C． D 9．将用8位二进制补码表示的十进制数-121，扩展成16位二进制补码，结果用十六进制表示为。 A．0087H B．FF87H D ．FFF9H C．8079H X10．已知，计算机的机器字长为8位二进制编码，则。HC[]?6?][X补补2 A .8CH B．18H D ．C. E3H F1H 11．对于二进制数，若小数点左移1位则数值，若小数点右移1位则数值。 A．扩大一倍，扩大一倍B．扩大一倍，缩小一半 C．缩小一半，扩大一倍D．缩小一半，缩小一半 12．X、Y为定点二进制数，其格式为1位符号位，n位数值位。若采用Booth 补码一位乘法实现乘法运算，则最多需要做加法运算的次数是。A．n-1 B．n C．n+1 D. n+2 13．原码加减交替除法又称为不恢复余数法，因此。 ．不存在恢复余数的操作A． B．当某一步运算不够减时，做恢复余数的操作 C．仅当最后一步余数为负时，做恢复余数的操作 D．当某一步余数为负时，做恢复余数的操作 14．在加法器、寄存器的基础上增加部分控制电路实现除法时，用B寄存器存放 。 A．被乘数和被除数 B．被乘数和除数 C. 乘数和被除数 D．乘数和除数 15．若浮点数用补码表示，判断运算结果是否是规格化数的方法是。A．阶符与数符相同B．阶符与数符相异 C．数符与尾数最高有效位相同D．数符与尾数最高有效位相异
第 3 章数值的机器运算 3.1基本内容摘要 1、定点数的加、减法运算和加、减法电路的实现 ◆定点数的加减运算 补码的加法公式、补码的减法公式； ◆补码的溢出判断和检测方法 溢出的产生、符号比较法、双进位法、双符号位法； ◆从半加器到算术逻辑部件ALU 半加器、全加器、并行加法器、加减法部件ASU、 BCD码（十进制）加法器、算术逻辑部件 ALU； 2、定点数的乘、除法运算和乘、除法电路的实现 ◆定点数的乘法运算和乘法电路的实现 原码一位乘法、原码一位乘法运算器、补码原码一位乘法、补码原码一位乘法运算器； ◆定点数的除法运算和除法电路的实现 原码除法、原码加减交替法除法运算器、补码除法； 3、逻辑运算 ◆“与”、“或”和“非”运算 逻辑与、逻辑或、逻辑非 ◆“异或”运算 4、定点运算器的基本结构与工作原理 ◆移位电路 ◆定点运算器的主要组成 5、浮点数运算和浮点数运算器的实现 ◆ 二进制数的浮点表示法 ◆ 二进制数的浮点运算 浮点数的加减法运算、浮点数的乘除法运算 ◆ 浮点运算器的基本结构 浮点加减运算器硬件结构及其工作原理
3. 2知识点 一、逻辑运算 逻辑与：又称为“逻辑乘”，其逻辑表达式为： F=A × B=A·B=A ∧ B 逻辑或：又称“逻辑加”，其逻辑表达式为： F=A+B=A ∨ B 逻辑非：又称为“逻辑反”，其逻辑表达式为： B = A 异或：又称为“按位加”，其逻辑表达式： F=A ⊕ B=A ∨B 二、定点数的加、减法运算和加、减法电路的实现 1、补码加减法 补码加法公式：[X+Y] 补=[X] 补+[Y] 补 补码减法公式：[X－Y]补＝[X] 补－[Y] 补＝[X]补＋[－Y] 补 当 X 、Y 、X+Y 均在一定字长补码所表示的数值范围内，公式成立； 补码运算加减运算中，符号位可一起参加运算，不考虑符号位和数值位的区别； 在补码减法运算中，有： [－ｙ ]补 =－ [ｙ ]补， [－ｙ]补＝ [ [ｙ ]补 ]求补 求补运算指对[ ｙ]补包括符号位“求反且最末位加1” 2、溢出及其检测方法 定点数的运算中出现溢出，其运算结果不能表示正确结果，但可以通过一定方法修正。 加减运算中溢出的判别方法有： （1）符号比较法 溢出判断逻辑表达式： V = X s Y s (X ＋ Y) s＋ X s Y s (X ＋ Y) s＋ X s Y s(X － Y) s＋ X s Y s(X － Y) s （2）双进位法 溢出判断逻辑表达式： V = C in⊕ C out 当 C out C in=0 1，结果正溢；当 C out C in=1 0结果负溢 （3）双符号位法 溢出判断逻辑表达式： V=S S1⊕ S S2 当 S s1S s2=01结果正溢（或上溢）；当S s1S s2=10结果负溢（或下溢）； 在补码运算中，最高位（符号位）产生进位并不表示溢出，该进位虽然丢弃，但运 算结果仍然正确。 3、定点加减运算器的结构 （1）半加器：只是对两个输入数据位进行加法的电路，输出一个结果位和一个向高位的进位，不考虑低位的进位。半加器采用一个异或门和一个与门实现。 （2）全加器：两个输入数据位和低位进位输入进行加法运算，输出一个结果位和一个向高 位的进位。全加器采用 2 个异或门、 2 个与门和 1 个或门实现。
习题 1.证明：在全加器里进位传递函数P＝Ai+Bi=Ai①Bi， 2.某加法器采用组内并行、组间并行的进位链，4位一组，写出进位信号C6的逻辑表达式。 3.设计一个9位先行进位加法器，每3位为一组，采用两级先行进位线路。 4.已知X和Y，试用它们的变形补码计算出X+Y，并指出结果是否溢出。 (1)X=0.11011，Y=0.11111 (2)X＝0.11011，Y=-0.10101 (3)X＝-0.10110，Y=-0.00001 (4)X=-0.11011，Y＝0.11110 5.已知X和Y，试用它们的变形补码计算出X-Y，并指出结果是否溢出。 (1)X=0.11011，Y=-0.11111 (2)X=0.10111，Y＝0.11011 (3)X=0.11011，Y＝-0.10011 (4)X＝-0.10110，Y＝-0.00001 6．已知：X＝0.1011，Y=-0.0101。 求[1/2x]补，[1/4x]补，[-x]补，[1/2Y]补，[1/4Y]补，[-Y]补 7.设下列数据长8位，包括一位符号位，采用补码表示，分别写出每个数据右移或左移两位之后结果。 (1)0.1100100 (2)1.0011001 (3)1.1100110 (4)1.0000111 8.分别用原码乘法和补码乘法计算X×Y。 (1)X＝0.11011，Y＝-0.11111 (2)X＝-0.11010，Y＝-0.01110 9.根据补码两位乘法规则推导出补码3位乘法的规则。 10.分别用原码和补码加减交替法计算X÷y。 (1)X＝0.10101，Y＝0.11011 (2)X＝-0.10101，Y＝0.11011 (3)X＝0.10001，Y＝-0.10110 (4)X＝-0.10llO，Y＝-0.11011 11.设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题： (1)X＝2101×(-0.1000l0)，Y＝2100×(-0.111110) (2)X＝2-101×0.101100，Y＝2-100×(-0.101000) (3)X＝2-011×0.101100，Y＝2-001×(-0.111100) 求X+Y，X—Y。 12.设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题： (1)x＝23×13/16，Y＝24×(-9/16) 求X×Y。 (2)x＝23×(-13/16)，Y＝25×(15/16) 求X÷Y。 13．用流程图描述浮点除法运算的算法步骤。 14．设计一个一位5421码加法器。 15．某机利用二进制的加法器进行8421码的十进制运算，采用的方法是： (1)对某一操作数预加6后，与另一操作数一起进入二进制加法器。 (2)有进位产生时，直接得到和的8421码。
填空题 1、计算机中的所有信息都以二进制表示的原因是()。D A、信息处理方便 B、运算速度快 C、节约元器件 D、物理器件特性所致 2、引入八进制和十六进制的目的是()。D A、节约元件 B、实现简单 C、可以表示更大范围的数 D、用于等价地表示二进制，便于阅读和书写 3、负零的补码表示是()。B A、1 000...0 B、0 000...0 C、0 111...1 D、1 111 (1) 4、［X］补=X0.X1…Xn(n为整数)，它的模为()。D A、2n-1 B、2n C、1 D、2 5、［X］补=X0X1…Xn(n为整数)，它的模为()。A A、2n+1 B、2n C、2n +1 D、2n-1 6、考虑下列C语言代码：D Short si=-8196; Unsigned short usi=si; 执行上述程序段后，usi的值是()。 A、8196 B、34572 C、57339 D、57340 7、设［X］原=1.X1X2X3X4，当满足( )时，X>-1/2成立。D A、X1必须为1，X2X3X4至少有一个为1 B、X1必须为1，X2X3X4任意 C、X1必须为0，X2X3X4至少有一个为1 D、X1必须为0，X2X3X4任意 8、若浮点数尾数用补码表示，则下列数中为规格化尾数形式的是()。D A、1.110 0000B B、0.011 1000B C、0.010 1000B D、1.000 1000B 9、若浮点数尾数用原码表示，则下列数中为规格化尾数形式的是()。A A、1.110 0000B B、0.011 1000B C、0.010 1000B D、1.000 1000B 10、用于表示浮点数的阶码的编码通常是( )。D A、原码 B、补码 C、反码 D、移码 11、若某数采用IEEE754单精度浮点数格式表示为4510 0000H，则其值为()。B A、(1.125)10*210 B、(1.125)10*210 C、(0.125)10*211 D、(0.125)10*210 12、假定变量i、f的数据类型分别是int、float.。已知i=12345,f=1.2345e3，则在一个32位机器中执行下列表达式时，结果为“假”的是()。C A、i==(int)(float)i B、i==(int)(double)i C、f==(float) (int)f D、f==(float) (double)f 13、在一般的计算机系统中，西文字符编码普通采用()。B A、BCD码 B、ASCII码 C、格雷码 D、CRC码 14、假定某计算机按字节编址，采用小端方式，有一个float型变量x的地址为FFFF C000H，x=1234 5678H，则在内存单元FFFF C001H中存放的内容是( )。C A、1234H B、34H C、56H D、5678H 15、下面有关机器字长的叙述中，错误的是( )。D A、机器字长是指CPU中定点运算数据通路的宽度 B、机器字长一般与CPU中寄存器的位数相关 C、机器字长决定了数的表示范围和表示精度 D、机器字长对计算机硬件的造价没有影响。 16、假定下列字符编码中含有奇偶检验位，但没有发生数据错误，那么采用奇校验的字符编
第2章运算基础——数值的机器级表示 2.1 基本内容摘要 1、数制 ◆十进制数制 基数、位权、权展开式 ◆二进制数制 基数、位权、权展开式 ◆二进制数与十进制数之间的转换 ◆十六进制数制 基数、位权、权展开式； 十六进制数和二进制数、十进制数之间的转换 ◆二进制运算 加、减、乘、除运算规则 2、机器数与真值—带符号数和不带符号数的表示 ◆机器数与真值 带符号数、机器数、真值的概念 ◆带符号数的表示 原码的表示、反码的表示、补码的表示、移码的表示 ◆机器数和真值的转换 ◆无符号数的表示 3、定点表示法与浮点表示法 ◆定点表示法 定点小数、定点整数 ◆浮点表示法 浮点数的一般格式 IEEE754标准的浮点数格式 4、字符与字符串的表示 ◆二进制信息编码 8421 BCD码的格式及其转换 ◆ ASCⅡ码 数字字符的ASCⅡ码编码； 奇偶校验 5、汉字编码 ◆汉字的输入编码
◆国际码和汉字机内码 ◆汉字字模码 6、校验码 ◆基本概念：码距、冗余、检错、纠错 ◆奇偶校验码 简单奇偶检验方法及其实现电路 交叉奇偶校验方法 ◆循环冗余校验码 生成多项式、循环冗余校验码的校验原理、循环冗余码的生成、循环冗余码的校验 2. 2 知识点 一、数制及其转换 1、R进制 采用R个数码：0、1、……、R-1，基数为R ；计数的方法为逢R进一； 第i个数位上的数码所具有的位权为Ri； 一个R进制数N的权展开式为：N = ∑ai×Ri 若分别取R=10、2或16 就是十进制、二进制、十六进制。 十进制数表示时在数值后用下标10或用字母D ； 二进制数表示时在数值后用下标2或用字母B ； 十六进制数表示时在数值后用下标16或用字母H ； 2、二-十进制数（BCD码）的表示 8421码的表示：4位二进制数表示1位十进制数字。 3、不同数制的数之间的转换 （1）非十进制数（包括二进制数、十六进制数）转换为十进制数 按非十进制数N的权展开式计算 （2）十进制数转换为非十进制数 整数的转换方法：除R取余，先相除所得余数为低位，后除所得余数为高位。 数的转换方法：乘R取整，先相乘所得整数为高位，后乘所得整数为低位。 （3）二进制数和十进制数的转换 采用组位转换法，即根据一位十六进制数字和4位二进制数之间的关系进行转换，在二进制数转换为数进制数时，有时需要高位或低位补0。 （4）8421码和十进制数之间的转换 采用组位转换法，即根据一位十进制数字和4位二进制数之间的关系进行转换。 4、二进制运算规则