实验报告课程名称电子技术综合设计与实践题目名称实验三、实验四学生学院自动化学院专业班级物联网工程学号学生姓名指导教师2016年 6 月 26 日一、实验目的1、（实验三）用两片加法器芯片74283配合适当的门电路完成两个BCD8421码的加法运算。2、（实验四）设计一个计数器完成1→3→5→7→9→0→2→4→6→8→1→…的循环计数（设初值为1），并用一个

实验一 实验箱及小规模集成电路的使用一 实验目的1 掌握实验箱的功能及使用方法2 学会测试芯片的逻辑功能二 实验仪器及芯片1 实验箱2 芯片：74LS00 二输入端四与非门 1片74LS86 二输入端四异或门 1片 74LS04 六非门 1片三 实验内容1 测试芯片74LS00和74LS86的逻辑功能并完成下列表格。（1） 74LS00的14脚接＋5V 电源

滁州学院计算机与信息工程学院实验课程教案课程名称：数字电路分析与设计授课教师：姚光顺授课对象：11网工、计科授课时间：20XX年2月-2012月7月滁州学院计算机与信息工程系20XX年2月《数字逻辑》实验教学大纲课程编号：课程名称：数字逻辑英文名称：Digital Logic课程类型：专业基础课课程属性：独立设课总学时：16总学分：0.5开设学期：2适用专业

华中科技大学数字逻辑实验报告姓名:专业班级:学号:指导老师：完成时间：实验一：组合逻辑电路的设计一、实验目的：1．掌握组合逻辑电路的功能测试。2．验证半加器和全加器的逻辑功能3．学会二进制的运算规律。二、实验所用组件：二输入四与门74LS08,二输入四与非门74LS00,二输入四异或门74LS86,六门反向器74LS04芯片，三输入三与非门74L10，电线若

数字逻辑实验报告

___计算机__学院___专业__1_班________组、学号姓名_______协作者______________ 教师评定_________________实验题目____________基于实验箱的数字逻辑实验_____________1.基本门电路2.组合逻辑电路3.时序逻辑电路实验报告基本门电路一、实验目的1、了解基本门电路的主要用途以及验证它们的

姓名 xxx 学号 xxxxxxxx 教师 xxx时间 xxx 地点xxx楼xxx机房机位一．与非门逻辑功能测试实验1.实验目的1)熟悉TTL中、小规模集成电路的外形、管脚和使用方法。2)了解和掌握基本逻辑门电路的输入与输出之间的逻辑关系及使用规则。3)测试与非门74LS00芯片的逻辑功能。4)根据测试结果完成74LS00的真值表1-4。2.原理实现基本逻辑

实验三触发器、移位寄存器实验一、实验目的1、掌握基本RS触发器、D触发器、JK触发器的工作原理。2、学会正确使用RS触发器、D触发器、JK触发器。3、熟悉移位寄存器的电路结构及工作原理。4、掌握中规模集成移位寄存器74LS194的逻辑功能及使用方法。5、掌握用双D触发器74LS74和双JK触发器74LS73来搭建时序电路。二、实验所用器件和仪表1、与非门74

___计算机__学院___专业__1_班________组、学号姓名_______协作者______________ 教师评定_________________实验题目____________基于实验箱的数字逻辑实验_____________1.基本门电路2.组合逻辑电路3.时序逻辑电路实验报告基本门电路一、实验目的1、了解基本门电路的主要用途以及验证它们的

数字逻辑 实验大纲一、 主要目的熟悉门电路、触发器、数据选择器、译码器、寄存器、计数器等小中规模集成电路的工作原理、特点及应用。二、实验项目与计划机时数说明：三、实验项目、内容1、集成门电路的逻辑功能与参数测试目的：掌握TTL 和CMOS 集成与非门的逻辑功能、主要参数的测试方法和使用规则 内容：（1）验证74LS20的逻辑功能（2） 实现函数B A B A

理工大学2017 年月日实验一：一位全加器实验目的：1. 掌握组合逻辑电路的设计方法；2. 熟悉 Vivado2014 集成开发环境和 Verilog 编程语言；3. 掌握 1 位全加器电路的设计与实现。试验工具：1.Basys3 FPGA 开发板2.Vivado2014 集成开发环境和 Verilog 编程语言。实验原理：Ci+A+B={Co，S} 全加器

重要器件：74LS00 二输入端四与非门74LS20 四输入端双与非门74LS86 二输入端四异或门74LS08 二输入端四与门74LS54 四输入端与或非门74LS02 二输入端四或非门74LS138 3-8译码器74LS139 双2-4译码器74LS151 8选1数据选择器74LS153 双4选1数据选择器实验报告1.怎样判断门电路逻辑功能是否正常？答：

武汉理工大学2017 年月日实验一：一位全加器实验目的：1. 掌握组合逻辑电路的设计方法；2. 熟悉 Vivado2014 集成开发环境和 Verilog 编程语言；3. 掌握 1 位全加器电路的设计与实现。试验工具：1.Basys3 FPGA 开发板2.Vivado2014 集成开发环境和 Verilog 编程语言。实验原理：Ci+A+B={Co，S} 全

数字逻辑实验报告姓名: 宁金龙专业班级:计算机1012班学号:U201014585指导老师：完成时间：2012年4月8日实验一：组合逻辑电路的设计一、实验目的：1．掌握组合逻辑电路的功能测试。2．验证半加器和全加器的逻辑功能3．学会二进制的运算规律。二、实验所用组件：二输入四与门74LS08,二输入四与非门74LS00,二输入四异或门74LS86,六门反向器

实验一 TTL门电路的逻辑功能测试一、实验目的1、掌握TTL器件的使用规则。2、掌握TTL集成与非门的逻辑功能。3、掌握TTL集成与非门的测试方法。二、实验原理TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。54 系列的TTL电路和74 系列的TTL电路

基于Libero的数字逻辑仿真实验1.基本门电路一、实验目的1、了解基于Verilog的基本门电路的设计及其验证。2、熟悉利用EDA工具进行设计及仿真的流程。二、实验环境Libero仿真软件。三、实验内容1、参考4.1基本门电路实验掌握Libero软件的使用方法。2、参考74HC00的实验，完成74HC00、74HC02、74HC04、74HC08、74HC

淮北师范大学计算机学院School of Computer Science & Technology,HuaiBei Normal University计算机学院编写实验注意事项1、电源的打开顺序是：先开交流开关（实验箱中的船形开关），再开直流开关，最后打开各个模块的控制开关。电源关掉的顺序刚好与此相反。2、切忌在实验中带电连接线路，正确的方法是断电后再连线

计算机与信息学院信息工程类实验报告课程名称：数字逻辑姓名：系：计算机信息与科学学院专业：电子信息工程年级：2010级学号：指导教师：职称：讲师2010年01 月04 日附件二：实验报告实验项目列表格式实验项目列表附件三：实验报告格式计算机与信息学院信息工程类实验报告系：计算机信息与科学学院 专业：电子信息工程（双学位） 年级： 2010级 姓名： 学号： 实

数字逻辑实验心得

实验一 TTL门电路的逻辑功能测试一、实验目的1、掌握TTL器件的使用规则。2、掌握TTL集成与非门的逻辑功能。3、掌握TTL集成与非门的测试方法。二、实验原理TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。54 系列的TTL电路和74 系列的TTL电路