数字时钟课程设计报告(论文版)

中北大学

页脚内容1 多功能数字时钟设计报告

题目：数字闹钟

系别：电子信息工程系

专业：电子信息工程

班级：3班

组员：黄斯文，李安源

中北大学

页脚内容2 摘要 数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械时钟相比，它一般具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表、电子闹钟，大到车站﹑码头﹑机场等公共场所的大型数字显电子钟。

本课程设计是要通过简单的逻辑芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用74LS160(10进制计数器)、74LS00(与非门芯片)等连接成60和24进制的计数器

,再通过数码管显示，构成简单数字时钟。

关键字 数字时钟 计数器 555芯片 分频器 数码管 74LS系列 校时 报时

目录

一、设计任务和要求……………………………………………3

二、设计的方案的选择与论证…………………………………3

(1) 总体电路分析…………………………………………3

(2) 仿真分析………………………………………………4

(3) 仿真说明………………………………………………4

三、电路设计计算与分析………………………………………4

（1） 计数计时电路………………………………………4

（2） 分钟计时电路………………………………………5

（3） 秒钟计时电路………………………………………7

（4） 校时选择电路………………………………………8

（5） 整点译码电路………………………………………9

（6） 定时比较电路………………………………………11

（7） 脉冲产生电路………………………………………12

四、 总结及心得…………………………………………………13

五、 附录…………………………………………………………15

（1） 元器件明细表……………………………………………15

（2） 附图………………………………………………………17

六、 参考文献……………………………………………………17 中北大学

页脚内容3 一、 设计任务和要求

实现24小时的时钟显示、校准、整点报时、闹铃等功能。

具体要求：

（1）显示功能：具有“时”、“分”、“秒”的数字显示（“时”从0~23，分0~59，秒0~59）。

（2）校时功能：当刚接通电源或数字时钟有偏差时，可以通过手动的方式去校时。

（3）整点报时：当时钟计时到整点时，能进行整点报时。

（4）闹铃功能：在24小时之内，可以设定定时时间，当数字时钟到定时时间时能进行报时提醒。

二、 设计的方案的选择与论证

（1）总体电路分析

总体电路设计是将单元电路模块小时计时电路、分钟计时电路、秒计时电路、校时选择电路、整点译码电路、闹钟电路等模块连接在一起，外接输入开关和输出显示数码管构成。总体结构图如下：

（2）仿真分析

单击运行按钮，可观测仿真结果。电路能完成显示计时、校时、整点报时以及闹铃等功能。

○1计时功能。当开关S1、S2都处于左边触点时，数字时钟工作于计时状态。此时，电路中的秒计时电路、分计时电路以及小时计时电路分别对秒脉冲、分脉冲和小时脉冲进行计数。计数结果经数码管显示计时时间值。

○2校时功能。当开关S1、S2都处于右边触点时，数字时钟工作于校时状态。按瞬态按钮B键，可以选择对“小时”、“分钟”和“秒钟”进行校时。校时时通时显示分显示电秒显示电时译码分译码电秒译码电时计数分计数电秒计数电校时选择电闹钟电路

秒脉冲产生中北大学

页脚内容4 过开关S3（按C键）手动输入校时时间。

○3整点报时功能。整点译码电路通过识别整点时间，产生整点报时信号。当前时间为零点时，会产生整点报时，此时探针会亮，蜂鸣器会响。

○4闹钟报时功能。通过校时功能将“小时”、“分钟”和“秒钟”设定在某一时间点，然后重新校时，调整到设定点以前的某一时间，当时钟到达设定点时，信号灯会亮，并且蜂鸣器会响。

三、 电路设计计算与分析

（1）计数计时电路总设计图如下图：

该电路时计时部分用两片74LS160构成二十四进制计数器，与非门74LS00D构成译码电路，该译码电路能识别代码“24”，输出信号使～CLR=0，计数器的计数值被置0.所以，整个计数器的技术状态图为00至01至02至…至23至24（暂态）至00至01至…，共有24个稳定状态。

该电路秒计时部分和分计时部分分别用两片74LS160构成六十进制计数器，中北大学

页脚内容5 与非门74LS00D构成译码电路，该译码电路能识别代码59。整个计数器的计数状态图为00至01至…至58至59至00…,共有60个稳定的状态。其封装引脚同小时计时电路，以下是时分秒计数电路的放大效果图：

（2）校时选择电路。校时选择电路如下图：

该校时选择电路能进行手动校时

利用两个单刀双掷开关分别对时位和分位进行校正。

校时位时，要求时位以每秒计1的速度循环计数；

校分位时，要求分位以每秒计1的速度循环计数。 中北大学

页脚内容6 并且能进行快调和慢调

“快校时”是，通过开关控制，使计数器对1Hz的校时脉冲计数。

“慢校时”是用手动产生单脉冲作校时脉冲。

（3）整点译码电路。

整点译码电路的作用是识别整点时间信号，以实现整点报时的功能。整点时间信号的特征是零分，零分作为数字量来说，是一个代码，用门电路组成的译码电路可识别一个代码。整点译码电路如下图：

表5.5.2秒个位计数器的状态CP(秒)Q3S1Q2S1Q1S1Q0S1功能500000510001鸣低音520010停530011鸣低音540100停550101鸣低音560110停570111鸣低音581000停591001鸣高音000000停

即在59分50秒起隔2秒钟发出一次低音的“嘟”信号（信号鸣叫持续时间1s，间隙1s），连续发出4次；

到达整点时（即00分00秒）再鸣叫一次高音的“哒”信号（信号持续时间仍为1s）。

（4）定时比较电路（闹钟电路） 中北大学

页脚内容7 定时比较电路是将设定的定时时间和当前的计时时间进行比较，电路可选用数值比较器74LS85。定时比较电路如图所示：

因为定时时间为小时和分钟，共16位二进制代码，每片数值比较器74LS85能比较两个4位二进制代码，用4片74LS85能构成16位数值比较器。当数字时钟的计时时间等于设定时间时，定时比较电路输出高电平，否则输出低电平。

（5）振荡电路

振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。我们采用的是555定时器构成多谐振荡器，其输出脉冲频率为1

KHZ。555芯片组成的多谐振荡器要输出符合要求的频率脉冲，其对电阻和电容的精度要求较高。其计算方式如下：

具体电路如右图：

分频器的功能主要有两个：

一是产生标准秒脉冲信号；

二是提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信中北大学

页脚内容8 号和500Hz的低音频信号等 。

用555产生1HZ电路如下图：

（6）译码电路

74LS48为BCD—7段译码/驱动器。

中北大学

页脚内容9 （7）器件分析

1. 74LS160分析

在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS160D的反馈置数法来实现十进制功能和六进制功能，根据74LS160D的结构把输出端的0110（十进制为6）用一个与非门74LS00引到CLR端便可置0，这样就实现了六进制计数。

由两片十进制同步加法计数器74LS160级联产生，采用的是异步清零法。

同样，在输出端的1001（十进制为9）用一个与非门74LS00引到Load端便可置0，这样就实现了十进制计数。在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在上升沿来时计数器开始计数。时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数器。

由计数器得到的4位二进制码的必须通过译码后转为人们习惯的数字显示。如12：54：30的二进制码为00010010：01010100：00110000。

秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、中北大学

页脚内容10 “分”个位、十位以及“时”个位、十位的计时输出信号，然后送至显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。采用10进制计数器74LS160来实现时间计数单元的计数功能。

2. 74LS85特性分析

74LS85为4位数值比较器，共有54/7485、54/74S85、54/74LS85 三种线路结构型式，74LS85 可进行二进制码和BCD码的比较，对两个4 位字的比较结果由三个输出端FA＞ B，FA＝B，FA＜B＝输出。将若干 85 级联可比较较长的字，此时低级位的FA＞B，FA＝B，FA＜B连接到高位级相应的输入A＞B、A＝B、A＜B，并使低位级的A＝B为高电平。

引出端符号：

B0－B3 字B输入端

A0－A3 字A输入端

A＞B A＞B 级联输入端

A＝B A＝B 级联输入端

A＜B A＜B 级联输入端

FA＝B A等于B输出端

FA＞B A大于B输出端

FA＜B A小于B输出端

四、心得体会