当前位置：文档之家 › CPLD实验报告

CPLD实验报告

  • 格式：docx
  • 大小：25.23 KB
  • 文档页数：5

第一章1.快速交换电路的核心思想是在有信息传送时快速建立通道，如果用户没有数据传输则释放通道。

2.帧中继采用的是永久虚电路（PVC）方式。

3.异步转移模式（ATM）的四项基本特点：1）采用ATM信元复用方式。

在ATM 中采用固定长度的分组（53个字节），称为信元。

ATM按信元进行统计复用，在时间上没有固定的复用位置。

2）ATM采用面向连接并预约传输资源的方式工作。

3）在ATM网络内部取消逐段链路的差错控制和流量控制，而将这些工作推到网络的边缘。

4）ATM信元头部功能降低。

4软交换技术是一个体系结构，并不是一个单独的设备，而是一系列分布在IP网络之上的设备的总称。

以软交换技术为核心的下一代网络的最主要的特点就是采用了分层的体系结构。

1）业务应用层；主要有各类业务服务应用平台构成，向用户提供各种增值业务，存放业务逻辑和业务数据，并可以通过应用服务器提供应用编程接口。

2）控制层；主要由软交换机设备构成，主要完成各类呼叫控制，并负责相应业务处理信息的传递。

3）传送层；为业务媒体流和控制信息流提供统一的保证QoS的高速分组传输平台。

4）边缘接入层；主要想用户提供各种接入手段，实现媒体格式转换。

5.报文交换以报文为单位，分组交换以分组为单位，ATM交换以信元为单位。

第二章1．交换单元是构成交换网络的最基本部件，用若干个交换单元按照一定的拓扑结构和控制方式就可构成交换网络。

其功能主要是建立连接和拆除连接。

1)集中型；入线数大于出现数（M>N）2)分配型；入线数等于出现数（M=N）3)扩散型；入线数小雨出现数（M<N）交换单元的外部特性指标：1）容量即交换单元的入线和出线数目，有时还考虑单元每条入线上可以送入得信息量。

2）接口3）功能在入线个出线之间建立连接并传输信息。

4）质量包括完成交换功能的情况和信息经过交换单元的损伤。

2.空间接线器（S接线器）功能：用来完成对传送同步时分复用信号的不同复用线之间的交换，而不改变其时隙位置。

组成：由电子交叉矩阵和控制存储器（CM）方式：分为输入控制方式和输出控制方式。

3.时间接线器（T接线器）功能：能实现输入线和输出线之间不同时隙之间的交换。

组成：话音存储器（SM）和控制存储器（CM）。

方式：分为输入控制方式和输出控制方式。

4.BANYAN网络的级数和各级单元数的计算。

（49页~~50页）以及排序（55页，60页）5.三级CLOSE网络的无阻塞条件（第42页，不同情况的条件）6.容量的计算（33页）7.数字交换单元（DES）的结构（36页，图2.22）8.TST交换网络（44页图2.32）第三章1.布控就是布线控制的简称，控制设备由完成预定功能的数字逻辑电路组成，也就是有硬件控制。

程控是存储控制的简称，用电子计算机作为控制设备，也是由软件控制。

2.模拟用户的七项功能：（68页）馈电过压保护振铃监视编译码和滤波器混合电路测试3.数字用户线个接口的功能（71页）码型转换时钟提取帧同步和复帧同步检测和传送告警信息帧定位帧和复帧同步信号插入信令提取和格式转换第四章1.呼叫处理的过程是输入信号的激发有一个状态转移到另一个状态的过程。

2.交换软件的特点规模大实时性多道程序并行处理可靠性要求。

3.呼叫处理能力表现在话务量和单位时间控制设备能处理的呼叫数。

4.程控交换机的控制系统的结构以及其软件组成（第97页）5.扫描过程中存储器内容的变化（87页）6.时间表（103页）第五章1.数据通信系统有数据终端设备，数据电路和计算机系统组成，数据终端设备根据数据业务内容的不同分为:1)分组型终端（PT）2)非分组型终端（NPT）。

它不能直接进入分组交换网的，必须在非分组型终端的分组交换网之间加入分组装拆设备（PAD）。

2.分组交换式采用了存储转发及动态复用技术。

其基本思想及时实现通信资源共享。

3.虚电路方式的特点：1）一次通信具有呼叫建立，数据传输和呼叫释放三个阶段。

数据分组中不需要包含终端地址，对于数据量较大的通信传输效率高。

2）数据分组按建立的路径顺序通过网络，在网终点不需要对数据重新排序，分组传输时延小，不容易数据丢失。

3）故障导致虚电路中断，需要重新呼叫。

4.所谓的较好的路由算法就是应该使通过网的平均时延小，平衡网内业务量的能力较强。

5.计算机互连的七层结构（从下至上）1）物理层2）数据链路层3）网络层4）传输层5）会话层6）表示层7）应用层1~~3是低层功能，4~~7是高层功能。

6.帧中继语分组交换的本质区别：帧中继采用的是面向连接的通信方式，将X.25网络的下三层协议进一步简化，将差错控制，流量控制推到网络的边缘，即将下层的某些功能有终端的上层协议完成，从而实现了轻载协议网络。

7 X.25的分层（三层）的结构及各级的功能。

8.第119页表5.1第六章1.信令的分类1）按传输道语用户信息传输通道的关系分为随路信令和公路信令。

2）按其功能分为线路信令，路由信令和管理信令。

3）按工作区域分为用户线信令和局间信令2.信令的传送方式分为端到端方式，逐步转发方式和混合方式。

3.信令的控制方式分为非互控方式，半互控方式和全互控方式。

4.NO.7的四级功能结构及各级的功能（第158页）第七章1.ATM是以分组传送模式为基础并融合了电路传送模式高速化的优点。

现行的电路交换采用同步转移模式。

2.“面向连接”指的是一种类似于电话业务和分组交换网中的虚电路业务方式。

其具体含义是：用户的通信时经过一个由系统分配给自己的虚电路来进行，这个虚电路可能是这个用户长期占用的或者是用户在进行通信前临时申请的虚电路。

3. ATM系统功能结构由输入模块，输出模块，信元交换机构，接续容许控制和系统管理等功能模块。

（第179页）4 . ATM信元的组成（第167页）及其信元的定界方法。

第八章1.TCP/IP的核心层是网络层和传输层，相应的核心协议时IPH和TCP协议。

其中IP协议的主要功能包括无连接数据报传送，数据报寻径的差错处理。

2.路由器实现两个基本功能是：一，直接将报文转发到正确的目的地。

二，维护在路由器中用来决定正确路径的路由选择表。

3.网卡的作用：一，接收来自各自所连网络的数据报文，并将正确的报文帧虑除其底两层包封，再将IP报文存入路由器中对应的报文接收缓存。

二，负责完成存储在发送缓存区中待发的IP报文到与其直接相连的下一网络的数据报物理传输功能。

4.标记交换机的两种构件：1）传递元件。

根据分组中携带的标记信息和交换机中保存的标记传递信息完成分组的传递。

2）控制元件。

负责在交换机之间维护标记传递信息。

5.软交换哈斯下一代网络（NGN）的核心技术，它提供综合业务的呼叫控制以及部分业务功能，实现传统SPC交换机的呼叫控制功能。

6.软交换的分层（从下至上）接入层媒体传送层控制层业务应用层7.软交换式NGN体系结构中的关键技术，其核心思想是硬件软件化，通过软件实现原来交换机的呼叫控制，接续盒业务处理等功能，各实体之间通过标准接口和协议进行连接的通信，并在下一代网络中灵活，方便，快速的提供各种新业务。

8.软交换特点1)开放的网络体系结构2）强大的业务提供能力3)多样化的媒体接入手段4）统一的分组交换技术5）基于策略的网络管理机制6）设备占地少，便于灵活部署。

9.软交换的分层及各层的功能（从下至上）1）边缘接入层；功能是利用网关设备负责将各种不同网络和终端设备接入软交换网络，集中各种业务，利用公共的分组传送平台进行信息传送。

2）核心传送层；功能是将边缘接入层中的各种MG，控制层中的软交换设备，业务应用层中的各种服务器等软交换网元连接起来，采用基于分组的方式为各种不同的业务个媒体提供公共的传送平台。

3）控制层；功能是对边缘接入层MG接入的业务及MG之间的通信进行控制，完成呼叫控制，选路，认证，资源管理等功能。

4）业务应用层；功能是想最终用户提供各种增值业务，完成业务网络管理等功能。

10.通过网交互的交换完成用户的认证，鉴权和计费等功能。

11.软交换的功能结构：媒体接入呼叫控制业务交换业务提供语音处理协议互联互通认证与鉴权地址解析计费网管于维护。

12.TCP/IP网络体系结构的分层和各层的功能（207页）13.IP交换机的构成及工作原理（219页）14IP交换使用的两种协议（221页）部分课后习题解答1.6 如何理解ATM交换方式综合了电路交换和分组交换的优点答：1）点路交换的优点2）分组交换的优点3）ATM的四个基本特点，再加结语：(第13页上面一段话)。

3.9 数字中继接口电路提取信令送到交换机的控制系统，又从控制系统中提取信令插入到汇接电路的PCM码流中。

5.13为什么说帧中继是分组交换的改进？答：从5.4.5的特点方面回答。

**电路交换技术，分组交换技术，ATM交换技术各自的优缺点。

（见第一张，5页）重要的原理1.TST网络交换原理（第44页）2.BANYAN网络交换原理及组成BANYAN网络的定义以及均匀洗牌的特点（49页），3.ATM交换原理（第178页）4.路由器的工作原理（第215页）5.IP交换技术（第199页）6.软交换技术及其功能（第258.259页）7.时钟表调整（第104页）8.本局呼叫处理过程。

合集下载

通信原理实验指导书(8个实验)

通信原理实验指导书(8个实验)

实验一 CPLD 可编程数字信号发生器实训一、实验目的1、熟悉各种时钟信号的特点及波形；2、熟悉各种数字信号的特点及波形。

二、实验设备与器件1、通信原理实验箱一台；2、模拟示波器一台。

三、实验原理1、CPLD 可编程模块电路的功能及电路组成CPLD可编程模块（芯片位号：U101）用来产生实验系统所需要的各种时钟信号和数字信号。

它由 CPLD可编程器件 ALTERA公司的 EPM7128(或者是Xilinx 公司的 XC95108)、编程下载接口电路（J104）和一块晶振（OSC1）组成。

晶振用来产生系统内的16.384MHz 主时钟。

本实验要求参加实验者了解这些信号的产生方法、工作原理以及测量方法，才可通过CPLD可编程器件的二次开发生成这些信号，理论联系实践，提高实际操作能力，实验原理图如图1-1 所示。

2、各种信号的功用及波形CPLD 型号为 EPM7128 由计算机编好程序从 J104 下载写入芯片，OSC1 为晶体，频率为 16.384MHz，经 8 分频得到 2.048MHz 主时钟，面板测量点与EPM7128 各引脚信号对应关系如下：SP101 2048KHz 主时钟方波对应 U101EPM7128 11 脚SP102 1024KHz 方波对应 U101EPM7128 10 脚SP103 512KHz 方波对应 U101EPM7128 9 脚SP104 256KHz 方波对应 U101EPM7128 8 脚SP105 128KHz 方波对应 U101EPM7128 6 脚SP106 64KHz 方波对应 U101EPM7128 5 脚SP107 32KHz 方波对应 U101EPM7128 4 脚SP108 16KHz 方波对应 U101EPM7128 81 脚SP109 8KHz 方波对应 U101EPM7128 80脚SP110 4KHz 方波对应 U101EPM7128 79脚SP111 2KHz 方波对应 U101EPM7128 77脚SP112 1KHz 方波对应 U101EPM7128 76脚SP113 PN32KHz 32KHz伪随机码对应U101EPM7128 75脚SP114 PN2KHz 2KHz伪随机码对应U101EPM7128 74脚SP115 自编码自编码波形，波形由对应 U101EPM7128 73 脚J106 开关位置决定SP116 长 0 长 1 码码形为1、0 连“1”对应 U101EPM7128 70脚、0 连“0”码SP117 X 绝对码输入对应 U101EPM7128 69 脚SP118 Y 相对码输出对应 U101EPM7128 68 脚SP119 F80 8KHz0 时隙取样脉冲对应 U101EPM7128 12 脚此外，取样时钟、编码时钟、同步时钟、时序信号还将被接到需要的单元电路中。

cpld课程设计报告

cpld课程设计报告

cpld课程设计报告一、教学目标本课程的教学目标是让学生掌握CPLD（Complex Programmable Logic Device，复杂可编程逻辑器件）的基本原理、编程方法和应用技巧。

通过本课程的学习，学生应能理解CPLD的工作原理，熟练使用相关软件进行编程，并能够运用CPLD设计简单的数字电路系统。

1.了解CPLD的基本结构和工作原理。

2.掌握CPLD的编程语言和编程方法。

3.理解CPLD在数字电路设计中的应用。

4.能够使用CPLD相关软件进行编程。

5.能够设计简单的数字电路系统。

6.能够进行CPLD的硬件编程和调试。

情感态度价值观目标：1.培养学生对电子技术的兴趣和热情。

2.培养学生动手实践能力和团队协作精神。

3.培养学生勇于探索和创新的精神。

二、教学内容本课程的教学内容主要包括CPLD的基本原理、编程方法和应用。

1.CPLD的基本原理：介绍CPLD的基本结构、工作原理和特点。

2.CPLD的编程方法：介绍CPLD的编程语言、编程步骤和相关软件。

3.CPLD的应用：介绍CPLD在数字电路设计中的应用实例，如数字信号处理器、数字通信系统等。

三、教学方法为了提高教学效果，本课程将采用多种教学方法相结合的方式进行教学。

1.讲授法：通过讲解CPLD的基本原理、编程方法和应用，使学生掌握相关知识。

2.案例分析法：通过分析具体的CPLD应用实例，使学生更好地理解CPLD的应用。

3.实验法：安排实验室实践环节，让学生亲自动手进行CPLD编程和调试，提高学生的动手能力。

四、教学资源为了保证教学效果，我们将准备以下教学资源：1.教材：选择合适的教材，为学生提供全面、系统的学习资源。

2.参考书：提供相关的参考书籍，丰富学生的知识体系。

3.多媒体资料：制作课件、教学视频等多媒体资料，提高学生的学习兴趣。

4.实验设备：准备CPLD实验设备，为学生提供实践操作的机会。

五、教学评估本课程的评估方式将采用多元化、全过程的评价体系，以全面、客观、公正地评估学生的学习成果。

CPLD学习报告

CPLD学习报告

CPLD学习报告CPLD课程介绍：CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。

其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆将代码传送到目标芯片中，实现设计的数字系统。

CPLD 主要是由可编程逻辑宏单元围绕中心的可编程互连矩阵单元组成。

其中MC结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。

由于CPLD 内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。

CPLD这门课程使学生掌握电子设计自动化(EDA)技术，能够进行对计算机电路的功能设计、逻辑设计、性能分析、时序测试，要求学生对计算机和EDA工具进行电路设计和仿真有一定的了解，并会使用开发系统设计PLD器件。

学习基本任务：1、时、分、秒六位数码管显示（标准时间23点59分59秒）;2、具有小时、分钟校准功能；3、完成合乎要求的设计报告。

学习扩展任务：1、整点报时：55，56，57，58，59低音响，正点高音，间断振铃(嘟--嘟--嘟--嘟--嘟--嘀)。

2、跑表:最大计时99分59秒999毫秒。

独立的跑表功能，不影响数字钟正常工作。

3、定时闹钟：可在00:00到23:59之间由用户设定任一时间，到时报警。

4、定时闹钟花样：前10s一般振铃，其后13秒较急促，再其后17秒急促，最后20秒特急促振铃。

并可随时关断。

5、其他（加减调时调分、音乐铃声等，越新奇越好）。

酌情加分。

下面我就整个数字电子钟功能的实现过程做一一讲解。

首先，要完成一个最基本的时钟，首要任务就是编写两个计数器（24进制和60进制）。

60进制计数器的VHDL描述如下：library ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_unsigned.all;ENTITY gt13_cnt60 ISport(clk,reset,en:in std_logic;g,s:out std_logic_vector(3 downto 0);carry:out std_logic);end;architecture one of gt13_cnt60 issignal m,n: std_logic_vector(3 downto 0);beginprocess(clk,en,reset)beginif reset='1' thenm<="0000";n<="0000";elsif clk'event and clk='1' thenif en='0' thenif m="0101" and n="1001" thenm<="0000";n<="0000";carry<='1';elsif n="1001" thenn<="0000";m<=m+1;elsen<=n+1;carry<='0';end if;end if;end if;end process;g<=n;s<=m;end;通过对程序的保存、创建项目、编译之后，我们可以得到下图所示的实体器件：同理，24进制进制计数器的VHDL描述如下：library ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_unsigned.all;ENTITY gt13_cnt24 ISport(clk,reset,en:in std_logic;g,s:out std_logic_vector(3 downto 0);carry:out std_logic);end;architecture one of gt13_cnt24 issignal m,n: std_logic_vector(3 downto 0);beginprocess(clk,en,reset)beginif reset='1' thenm<="0000";n<="0000";elsif clk'event and clk='1' then if en='0' thenif m="0011" and n="0010" then m<="0000";n<="0000";carry<='1';elsif n="1001" thenn<="0000";n<=n+1;elsem<=m+1;carry<='0';end if;end if;end if;end process;g<=n;s<=m;end;可以得到下图所示的实体器件：接下来的任务当然就是将这两个做出来的器件进行合理的连接组成我们所需要的最基本的时钟，其连接图如下图所示：这就大体上完成了我们所要求的基本时钟，只要进行适当的引脚分配就能拿到实验箱上试一试它的功能如何，结果正如我们所想的一样，跟一般的数字时钟没什么差别。

CPLD及电子CAD报告

CPLD及电子CAD报告

CPLD与电子CAD报告班号：序号：学号:姓名：同组同学姓名：三峡大学电气与新能源学院12一、 VHDL 中的进程、信号、变量VHDL 的基本结构： Entity(实体)用来说明模型外部的输入输出特征 Architecture （构造体） 用来定义模型的内容和功能每一个构造体必须有一个实体与它相对应，所以两者一般成对出现。

(一)、进程1.进程语句的基本格式[进程标号：]PROCESS[(信号敏感表)]IS <说明区> BEGIN <顺序语句>END PROCESS[进程标号]；(二)、信号信号是描述硬件系统的基本数据对象，它的性质类似于连接线。

它可以代表连线、内连元件、或端口。

用“<=”来给信号赋值。

信号可以作为设计实体中并行语句模块间的信息交流通道。

信号定义的语句格式与变量相似，信号定义也可以设置初始值。

在进程中只能将信号列入敏感表，而不能将变量列入敏感表。

1.信号的定义格式：SIGNAL 信号名：数据类型：=初始值；2.信号的赋值语句表达式：目标信号名 <= 表达式 AFTER 时间量；这里的表达式可以是一个运算表达式，也可以是数据对象（变量、信号或常量）3.试验程序LIBRARY ieee;USE ieee.std_logic_1164.all;ENTITY simp_45_46 ISPORT (a,b,c,d:IN std_Logic;g:OUT std_Logic);END simp_45_46;ARCHITECTURE logic OF simp_45_46 ISSIGNAL e,f : std_Logic;BEGINe<= a or b;f<=not(c or d);g <=e and f;END logic;(三)、变量变量是一个局部量，只能在进程和子程序中使用。

必须在进程和子进程的说明性区域说明。

不能表达连线和存储元件。

变量的主要作用是在进程中作为临时的数据存储单元。