计算机与信息学院
信息工程类
实验报告
课程名称：数字逻辑
姓名：
系：计算机信息与科学学院专业：电子信息工程
年级：2010级
学号：
指导教师：
职称：讲师
2010年01 月04 日
附件二：实验报告实验项目列表格式
实验项目列表
序号实验项目名称成绩指导教师
1 组合逻辑电路的设计
2 译码器和数据选择器
3 竞争冒险
4 集成触发器RS.JK.T.D
5 集成计数器
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
附件三：实验报告格式
计算机与信息学院信息工程类实验报告
系：计算机信息与科学学院 专业：电子信息工程（双学位） 年级： 2010级 姓名： 学号： 实验课程： 组合逻辑电路的设计 实验室号：___ 404 实验设备号：03 实验时间：
指导教师签字： 成绩：
实验名称 组合逻辑电路的设计
1．实验目的和要求
1. 掌握组合逻辑电路的设计方法。
2. 学会用基本门电路实现组合逻辑电路。
2．实验原理
组合逻辑电路的设计流程如图 2-1 所示。先根据实际的逻辑问题进行逻辑抽象，定义逻辑状态的含义，再按照要求给出事件的因果关系列出真值表。然后用代数法或卡诺图化简，求出最简的逻辑表达式。并按照给定的逻辑门电路实现简化后的逻辑表达式，画出逻辑电路图。最后验证逻辑功能。
3．主要仪器设备（实验用的软硬件环境）
1. 数字电路实验箱
1个 2. 示波器
1台
3. 集成电路
输入四与非门 74LS00 2片 输入四或门
74LS32
1片 反向器 74LS04
1片
万用表 1只
4．操作方法与实验步骤
组合逻辑电路的设计流程如图 2-1 所示。先根据实际的逻辑问题进行逻辑抽象，定义逻辑状态的含义，再按照要求给出事件的因果关系列出真值表。然后用代数法或卡诺图化简，求出最简的逻辑表达式。并按照给定的逻辑门电路实现简化后的逻辑表达式，画出逻辑电路图。最后验证逻辑功能。
5．实验内容及实验数据记录
1、设计一个半加器，其输入为Ａ、Ｂ 为两个加数，输出为半加和Ｓ 及进位Ｃ。
根据要求用小规模集成器件与非门设计出最简的逻辑电路。并用 TTL 与非门组成上面的逻辑电路。输入接逻辑开关，输出接逻辑电平显示端口，验证其逻辑功能。
要求：在下面空白区域写出半加器的真值表、逻辑函数表达式、逻辑函数的最简式，做逻辑函数得变实际的逻辑问题 逻辑真值表
逻辑公式化简卡诺图化简
最简逻辑表达式逻辑电路图
图 2-1 组合逻辑电路的设计流程
换，画出逻辑电路图，并记录实验数据。
输入 输出
A B S CO 0 O 0 0 0 1 1 0 1 0 1 0 1
1
1
2、设计一个密码锁，锁上有三个按键Ａ、Ｂ、Ｃ，当两个或两个以上的按键同时按下时，锁能被打开。用逻辑电平显示灯亮来替代锁，当符合上述条件时，将使逻辑电平显示灯亮，否则灯灭。
根据要求设计出最简的逻辑电路。并用TTL 与非门电路组成上面的逻辑电路。输入接逻辑开关，输出接逻辑电平显示端口，验证其逻辑功能。
要求：在下面空白区域写出密码锁的真值表、逻辑函数表达式、逻辑函数的最简式，做逻辑函数得变换，画出逻辑电路图，并记录实验数据。
3、设Ｓ0 和Ｓ1 是数据选择器的控制端，Ｄ0、Ｄ1、Ｄ2 是数据输入端，Ｆ为输出端，试设计一个具有表 2-1 功能的数据选择器。并用给出的门电路实现该逻辑电路。
(1) 数据输入端Ｄ0、Ｄ1 、Ｄ2 和控制端Ｓ0、Ｓ1 分别接逻辑开关，输出接逻辑电平显示端口。改变控制端和数据端的逻辑电平，记录Ｆ的逻辑状态。验证其是否满足表 2-1 的逻辑功能。
(2) Ｄ2 接一个1kHz 的脉冲信号，Ｄ0、Ｄ1 为低电平，改变控制端的逻辑电平，用示波器观察并记录 Ｆ 端的波形。
要求：在下面空白区域写出数据选择器的逻辑函数表达式、逻辑函数的最简式，做逻辑函数得变换，画出逻辑电路图，并记录实验数据。
6．实验数据处理与分析 实验一：
输入
输出
A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1
1
1
1
1S 0
S
输入 输出
A B S CO
0 O 0 0 0 1 1 0 1 0 1 0 1
1
1
()()
S AB AB AAB ABB CO AB AB AB =+===
实验二：
F AB AC BC AB AC BC AB AC BC =++==
输入 输出 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1
1
1
1
实验三：
7．质疑、建议、问题讨论
组合逻辑电路的设计方法：
（1）由逻辑图写出输出端的逻辑表达式；
（2）出真值表；
（3）根据对真值表进行分析，确定电路功能。
图2、1 组合逻辑电路设计方框图
组合逻辑电路是最常见的逻辑电路，其特点是电路的输出仅与该时刻输入的逻辑值有关，而与电路曾输入过什么逻辑值无关。组合逻辑电路中没有反馈回路, 没有记忆功能。
