毕业设计开题报告张剑锋

中 北 大 学 信 息 商 务 学 院

毕业设计开题报告

学 生 姓 名： 张剑锋 学 号： 06060441X16

学 院、系： 信息商务学院、电子与计算机科学技术

专 业： 电子科学与技术/微电子学

设 计 题 目： 设计某等效器的模拟信号发生电路

指导教师: 沈三民

2009年 11月 18日

毕 业 论 文 开 题 报 告

1．结合毕业论文情况，根据所查阅的文献资料，撰写2000字左右的文献综述：

文 献 综 述

《技术综合应用实例与分析》首先阐述了EDA技术综合应用的形式、设计方法与建模、典型单元电路的设计、主要软件及设备、PCB的设计与制作等基础知识。接着介绍了多路彩灯控制器、智力抢答器、电子密码锁、微波炉控制器、交通控制器、综合计时系统、数据采集控制系统、电梯控制器、车载DVD位控系统、直接数字频率合成器DDS、图像边缘检测器等11个EDA技术综合应用系统的设计，以及等精度数字频率计、出租车计费系统、低频数字相位测量仪、电压控制LC振荡控制器等4个EDA和单片机综合应用系统的设计[1]。

随着现代通信、定位和导航技术的不断发展，全球定位系统(G10bal Position SySt，GPS)终端系统的功能越来越强大，系统复杂程度也随之提高，因此在终端设计中，对信号源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出了新的要求。为了配合GPS接收机的研制和测试，研制一种高准确度的卫星信号模拟源是必备的手段[3]。

传统通信信号源信号的产生使用模拟方法，设备笨重，且精度不高，只能产生几种简单的波形。利用DSP芯片来实现的信号源，如使用TMS320VC5402，具有可编程，灵活性大等特点，但指令执行为串行结构，转换速度不快。利用BPSK专用芯片来实现的信号源，如MAX2402，具有转换速度快，使用方便等特点，但它不能满足频率个数多的要求。现场可编程门阵列FPGA 器件是一种新型高密度PLD，采用CMOS-SRM 工艺制作[4]。FPGA

器件将半定制的门阵列电路和可编程逻辑器件的用户可编程性结合在一起，现在已经成为新一代系统设计的积木块。使用FPGA 进行逻辑设计可以使电子产品做到小型化、集成化，具有很好的灵活性、保密性和可靠性，并且借助先进的FPGA 开发工具，设计成果具有很好的移植性。目前人们对波形发生器的要求也越来越高，功能不断得以扩展，可靠性要求更好。为了满足人们需求，本文介绍了一种基于FPGA 多功能波形发生器，与微控制器控制的波形发生器相比该设计更灵活、功能更大、可靠性更高[5]。

在电子测量仪器家族中，信号发生器是一种很重要的仪器，它是电子测试系统的苇要部件，是决定电子测试系统性能的关键设备。对数字信号发生器的设计进行研究具有很大的发展潜力[3]。

作为专用集成电路（ASIC）领域中的一种半定制电路，FPGA 既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。可以毫不夸张的讲，FPGA 能完成任何数字器件的功能。

传统的波形发生器一般采用MAX8038 为核心芯片并加以必要的辅助电路，这种波形发生器能够输出的频率范围只能在较低的频率范围内，而且输出的波形有一定程度的失真。而如果采用直接数字合成的方法所能产生的波形范围就会大很多，作为目前嵌入式领域的新技术，SoC 系统以其强大的性能成为目前硬件开发的首选，在FPGA 中集成DDS

实现的SoC 系统所属出的波形具有较宽的频率范围，波形也几乎无失真[4]。

在自动控制系统设计、调试和现代电子学的各个领域，经常需要高精度、高频率且频率可方便调节的正弦波、锯齿波、方波、三角波等信号作为信号源旧。函数信号发生器是在科学研究和工程设计中广泛应用的一种通用仪器。函数信号发生器的实现方法通常有以下几种：(1)用分立元件组成的函数发生器，但通常是单函数发生器，其频率不高，工作不够稳定，不易调试；(2)由晶体管、运放IC等通用器件制作，多用专门的函数信号发生器产生信号，如早期的函数发生器芯片8038，其功能较少，精度不高，频率上限只有300kHz，无法产生更高频率的信号。调节方式也不够灵活，频率和占空比不能独立调节，且相互影响；(3)利用专用直接数字频率合成DDS芯片的函数发生器．它能产生任意波形并达到很的频率，但成本较高；(4)采用MAXIM公司新一代专用函数信号发生器芯片如MAX038等[4]。本文结合FPGA和DDS技术，利用DSPBuilder设计函数信号发生器．输出频率、相位精确可调的函数信号。并且频率及相位能够快速切换，避免了用VHDL语言设计函数信号的复杂性[9]。且比传统实现函数信号发生器更简单和快捷。FPGA(Field Programmable Gate Array)是目前广泛采用的一种可编程器件M．随着微电子技术的发展．现场可编程门阵歹IJ(FPGA)得到了飞速发展。FPGA的时钟延迟可达到纳秒级，结合其并行工作方式，在超高速、实时测控方面有非常广阔的应用前景，具有工作速度快、集成度高和现场可编程的优点[12]。它的应用不仅使得数字电路系统的设计非常方便，并且还大大缩短了系统研制的周期，缩小了数字电路系统的体积和所用芯片的品种。而且它的时钟频率已可达到几百兆赫兹。加上它的灵活性和高可靠性，几乎可将整个设计系统下载于同一芯片中，实现片上系统，非常适合用于实现波形发生器的数字电路[7]。

参考文献：

[1] 谭会生,瞿遂春等.EDA 技术综合应用实例与分析，西安电子科技大学出版社，2004,11.

[2] 万耀、李小清、周云飞、潘海鸿. 基于FPGA 多通道数据采集系统设计, 微计算机信息，2007 2-2：199-201

[3] 全国大学生电子设计竞赛组委会; 全国大学生电子设计竞赛获奖作品选编; 北京D

北京理工大学出版社

[4] 会议论文黄庆彩,祖静,裴东兴.基于MAX8038的函数信号发生器的设计 2004

[5] 周德新,杨代文,王凯,樊智勇.基于FPGA的选择呼叫信号源设计[期刊论文]-自动化仪表 2009(5)

[6] 唐琦,徐宏杰,郭耀仪.基于DDS技术的动态偏振控制器驱动电路研究[期刊论文]-现代电子技术 2009(12)

[7] 学位论文姜鲁鹏.基于FPGA的任意波形发生器的设计与实现 2007

[8] 朱昊. 基于技术的噪声分析及抑噪实现; 海洋技术

[9] 罗泉,刘芝,刘桂英.基于FPGA的DDS信号源设计[期刊论文]-广西师范

学院学报（自然科学版） 2009(2)

[10] 高士友,胡学深,杜兴莉,刘桥.基于FPGA的DDS信号发生器设计[期刊论文]-现代电子技术 2009(16)

[11] 学位论文万永波.基于ARM的任意波发生器开发研究 2006

[12] 学位论文黄振华.基于FPGA函数信号发生器的设计与实现 2009

[13] Altera Corporation Altera Digital Library 2002

毕 业 论 文 开 题 报 告

2．本课题要研究或解决的问题和拟采用的研究手段（途径）：

2.1本课题要研究或解决的问题：

(1)16路直流信号，幅度可调。

(2)8bit。

2.2本课题拟采用的研究手段：

(1)查阅资料，在了解系统工作原理的基础上，进行方案比较和设计。

(2)计算机产生波形数据，利用RAM存储波形。

(3)设计VHDL程序，利用FPGA控制D/A。

本系统以FPGA 为核心，其中的系统控制器主要负责控制系统的每个部分状态及之间的协调。其中的加法器是10 位的，当只选择一种波形时，加法器等效于传输线，不对波形数据做处理；当选择两种或两种以上波形时，加法器先把送进来的数据进行叠加，把最后的数据的最低2 位舍去，把剩下位送到波形DAC 中。

调节正弦波、三角波、锯齿波、方波A、方波B 的幅度是通过调幅DAC 的数据的大小来更改控制调幅DAC 输出电压的高低的变化，而此输出的电压作为波形DAC 的基准电压，从而实现对幅度的控制的。除此之外，还可以进一步调节方波A 和方波B 的幅度。因为方波的波形只有两种状态（高、低电平），而波形DAC 的数据有8 位，可以表示256 中状态，“00000000“此状态无意义，所以还有255 种状态，即在送入调幅DAC 的数据不变的情况下，更改送入波形DAC 的数据可以产生255 种幅值不一样的方波。所以方波幅值量化的解阶数为波形 DAC 是根据输入的波形数据，产生相应的模拟波形的输出。调幅DAC 则是根据输入的幅度调节数据，用来调节波形DAC 的基准电压，达到输出波形幅度调节的目的。

拟采用的研究方法如下图所示

图1 系统的设计模块

通过以上的模块主要完成的是对于12路直流信号，6路方波信号，5路正弦波信

的产生和选取，通过选通开关选择输出哪路信号，通过控制FPGA选择幅度和频率的调节，这样就可以完成题目的要求。

FPGA模块：

FPGA(Field Programmable Gate Array)是目前广泛采用的一种可编程器件M．随着微电子技术的发展．现场可编程门阵列(FPGA)得到了飞速发展。FPGA的时钟延迟可达到纳秒级，结合其并行工作方式，在超高速、实时测控方面有非常广阔的应用前景，具有工作速度快、集成度高和现场可编程的优点。它的应用不仅使得数字电路系统的设计非常方便，并且还大大缩短了系统研制的周期，缩小了数字电路系统的体积和所用芯片

的品种。而且它的时钟频率已可达到几百兆赫兹。加上它的灵活性和高可靠性，几乎可将整个设计系统下载于同一芯片中，实现片上系统(soc)，非常适合用于实现波形发生器的数字电路。

该模块主要是产生各种的波形，比如正弦波，三角波，方波，锯齿波等。

D/A转换模块：

D／A转换器按工作方式可分为并行D／A转换器、串行D／A转换器和间接D／

A转换器等。在并行D／A转换器中，又分为权电阻D／A转换器和R－2R T型D／A转换器。下面以R－2 R T型D／A转换器为例简要介绍D／A转换器的工作原理。

如图所示为R－2 R T型D／A转换器原理电路。

图2 D／A转换器原理电路

图2所示的电路是一个3位二进制数的D／A转换电路，每位二进制数控制一个开关S。当第ι位的数码为“0”时，开关Sι打在左边；当第i位的数码为“1”时，开关Si打在右边。当S0接通时，由图2可知

)214181(214181III121I41I81I2,"'I2',"' IR2RB2"''"I'2102102222121110001000RUIIIIIIIIIIIIIIInf）（，，则可推出同理可推出，所以的并联即等于点对地电阻相当于两个由于

（1-1）

将式（1-1）推广到n位二进制数的转换，可得一般表达式)2222(1011110nnnnfnfaaaaRRU