单片机课程设计：电子钟一、实现功能1、能够实现准确计时，以数字形式显示时、分、秒的时间。
2、小时以24小时计时形式，分秒计时为60进位，能够调节时钟时间。
3、闹钟功能，一旦走时到该时间，能以声或光的形式告警提示。
4、能够实现按键启动与停止功能。
5、能够实现整点报时功能。
6、能够实现秒表功能。
二、设计思路1、芯片介绍VCC：电源。
GND：接地。
P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL 门电流。
当P1口的管脚第一次写1时，被定义为高阻输入。
P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。
在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。
P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。
P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。
在FLASH编程和校验时，P1口作为第八位地址接收。
P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。
并因此作为输入时，P2口的管脚被外部拉低，将输出电流。
这是由于内部上拉的缘故。
P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。
在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。
P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。
当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。
作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。
P3口也可作为AT89C51的一些特殊功能口，如下表所示：口管脚备选功能P3.0 RXD（串行输入口）P3.1 TXD（串行输出口）P3.2 /INT0（外部中断0）P3.3 /INT1（外部中断1）P3.4 T0（记时器0外部输入）P3.5 T1（记时器1外部输入）P3.6 /WR（外部数据存储器写选通）P3.7 /RD（外部数据存储器读选通）P3口同时为闪烁编程和编程校验接收一些控制信号。
EDA实验报告班级：姓名：目录实验一：七段数码显示译码器设计 (1)摘要 (1)实验原理 (1)实验方案及仿真 (1)引脚下载 (2)实验结果与分析 (3)附录 (3)实验二：序列检测器设计 (6)摘要 (6)实验原理 (6)实现方案及仿真 (6)引脚下载 (7)实验结果与分析 (8)实验三：数控分频器的设计 (11)摘要 (11)实验原理 (11)方案的实现与仿真 (11)引脚下载 (12)实验结果及总结 (12)附录 (12)实验四：正弦信号发生器 (14)摘要 (14)实验原理 (14)实现方案与仿真 (14)嵌入式逻辑分析及管脚下载 (16)实验结果与分析 (17)附录 (18)实验一：七段数码显示译码器设计摘要：七段译码器是一种简单的组合电路，利用QuartusII的VHDL语言十分方便的设计出七段数码显示译码器。
将其生成原理图，再与四位二进制计数器组合而成的一个用数码管显示的十六位计数器。
整个设计过程完整的学习了QuartusII的整个设计流程。
实验原理：七段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用译码程序在FPGA\CPLD中来实现。
本实验作为7段译码器，输出信号LED7S的7位分别是g、f、e、d、c、b、a，高位在左，低位在右。
例如当LED7S 输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别为1、1、0、1、1、1、0、1。
接有高电平段发亮，于是数码管显示“5”。
实验方案及仿真：I、七段数码显示管的设计实现利用VHDL描述语言进行FPGA上的编译实现七段数码显示译码器的设计。
运行QuartusII在G:\QuartusII\LED7S\下新建一个工程文件。
新建一个vhdl语言编译文件，编写七段数码显示管的程序见附录1-1。
徐州工业职业技术学院班级：电子与电气071姓名：徐勤学号：730516137指导老师：张江伟内容摘要：EDA 技术是依赖功能强大的计算机，在EDA 工具软件平台上来实现既定的电子线路系统功能。
就因为EDA 有如此大的功能，因此选择EDA 来实现数字钟的设计。
数字钟是一种用数字显示秒、分、时的计时装置，与传统机械钟相比，它具有走时准确、显示直观、无机械转动装置等优点，因而得到广泛应用。
本课题是利用EDA 技术用集成电路设计一个数字钟，即显示秒、分、时，分别用60、60、24进制计数器，秒、分均为六十进制，即显示00～59，它们的个位是十进制，十位是六进制。
时为二十四进制，显示00～23，个位仍为十进制，而十位为二进制，但当十位计到2、个位计到4时清零，就为二十四进制了，其中组成秒、分、时的芯片均用7490来实行，先用它实现十进制，然后分别用两个十进制模板来实现六十进制、二十四进制，最终实现数字钟。
但这只是用4位二进制数来表示1位十进制数，因此要将这些二进制码，通过译码器7448来实现十进制文字符号的转换，将数字钟的计时状态直观清晰的反应出来，然后通过EDA 的坡形仿真，来检验其真确性。
这一设计原本原理图复杂，所用连线众多，但因EDA 具有把原理图模板化的功能，因此，最终生成的数字钟原理图简单、清晰、明了。
（参考文献《EDA 技术及其应用》、《电子技术技能实验实训指导》）一．设计要求：设计一个综合性的数字计时钟，要求能实现时、分、秒的计数功能，，同时将结果通过4个7段数码管显示，具体框图如下：根据设计要求，综合数字钟电路可分为计秒电路、计分电路、计时电路3个子模块，这3个子模块必须都具有预置、计数、进位功能，设计思想如下：A．计秒电路：以直接输入或由分频器产生的秒脉冲作为计秒电路的计数时钟信号，待计数至60瞬间，进位，计分电路加1，而计秒电路则清零并重新计秒。
B．计分电路：计秒电路得到进位脉冲，来一个脉冲就加1，当得到60个脉冲，即计数至60瞬间，进位，计时电路加1，而计秒、计分电路则清零，并重新计秒、分。
（数电课程设计）实验报告（理工类）2021 至2021 学年度第二学期课程名称多功能数字钟电路设计系别班级电气系11级电子信息工程一班指导教师周旭胜学号姓名耿王鑫1一、谷和伟12贺焕13、黄兴荣14解军1五、井波16李丰17、李小飞18梁富慧19目录一、设计要求及任务 ...................................................................................... 错误!未定义书签。
二、系统设计方案 ........................................................................................ 错误!未定义书签。
三、器件选择 ................................................................................................ 错误!未定义书签。
1、74LS160............................................................................................... 错误!未定义书签。
2、74LS107............................................................................................... 错误!未定义书签。
3、74LS90................................................................................................. 错误!未定义书签。
显示屏....................................................................................................... 错误!未定义书签。
