数字逻辑课件第6章计数器

二、预习要求
1．复习计数器的工作原理及任意进制计数器（分频器）的设计方法。 2．预习中、大规模TTL和COMS集成电路的部分计数器的逻辑功能及其使用方法。 3．设计四个不同进制、功能约有不同的计数器电路，并有译码显示电路，绘出所用集 成电路的接线图及CP与输出Q0、Q1、Q2、Q3的时序波形图。 4．在计算机上利用EWB（Electronics Workbench）虚拟电子工作台——电路设计与 仿真软件进行仿真分析。作出仿真分析报告。 5．根据指定的任务要求设计电路，画出逻辑图，提出器件清单。 6．拟好实验方法、步骤和记录表格。
表6-1
74LS160/161/162/163的功能表
输 入
LD
输
RD
CP ↑ ↑ φ φ φ
出 能
ETP
ETT
功
பைடு நூலகம்
1
φ
1
φ
1 0 1 1
φ
1 1 1 1 0
二进制同步加计数 寄存并行输入数据（预置） 状态保持 触发器保持，进位输出为 “0” 清零（立即、无条件）
0
φ φ
1 0
φ
注：低电平有效
Ⅱ. 74LS192同步十进制可逆计数器引脚及其功能
• （b）RD=1，LD为低电平“0”时，在CP脉冲上升沿作用下， 数据直接从D0、D1、D2、D3端并行输入计数器，即有Q3 Q2Q1Q0= D3D2D1D0，执行同步预置数。 • （c）当预置好数后，如果两个计数器工作状态控制端 （允许输入端） ETP、ETT 为高电平“1”时 ，且 RD =
LD =
•
•
2、几种常用MSI计数器
（1）二进制计数器：这类计数器常用的型号有 (TTL) 74LS160-3、

第 十二 讲
1
第6章 寄存器和计数器
内容提要及重点
（1）寄存器与移位寄存器
（2）异步N进制计数器 （3）同步N进制计数器 （4）集成计数器 重点 （1）寄存器与移位寄存器的工作原理及应用。
（2）计数器的工作原理，主要内容进制加法计数器 同步二进制加计数器74LS161的逻辑功能 采用74LS161构成小于十六的任意进制同步加法计数器 同步十进制加/减计数器74LS192的逻辑功能 采用74LS192构成小于十的任意进制同步加/减计数器 采用74LS93构成小于十六的同步十进制加/减计数器 74LS192的逻辑功能 异步十进制加法计数器74LS90的逻辑功能 采用74LS90构成小于十的任意进制8421BCD码加计数器 采用74LS90构成小于十的任意进制5421BCD码加计数器 采用两片74LS161构成小于256的任意进制加法计数器 采用两片74LS90构成小于100的任意进制加法计数器
（3）正常计数。当异步清零端和异步置9端都无效时，在计 数脉冲下降沿作用下，可进行二－五－十进制计数。 （4）保持不变。当异步清零端和异步置9端都无效，且CPA、 CPB都为1时，计数器输出保持不变。
33
例6-6 分别采用反馈清零法和反馈置9法，用 74LS90构成8421BCD码的8进制加法计数器。 解：（1）采用反馈清零法。
Q3 Q2 Q1 Q0
&
Q Q QQ 3 2 1 0
0000
0001
0010
0011
0100
Q3Q 2 Q1Q 0 RCO 74160 ET EP CP 1 计数脉冲
1001
1000
0111
0110
0101
RD LD D3 D2 D1 D 0 1

11、越是没有本领的就越加自命不凡。——邓拓 12、越是无能的人，越喜欢挑剔别人的错儿。——爱尔兰 13、知人者智，自知者明。胜人者有力，自胜者强。——老子 14、意志坚强的人能把世界放在手中像泥块一样任意揉捏。——歌德 15、最具挑战性的挑战莫过于提升自我。——迈克尔·F·斯特利
数字逻辑电路设计之计数器
•
46、寓形宇内复几时，曷不委心任去 留。
•
47、采菊东篱下，悠然见南山。•ຫໍສະໝຸດ 48、啸傲东轩下，聊复得此生。
•
49、勤学如春起之苗，不见其增，日 有所长 。
•
50、环堵萧然，不蔽风日；短褐穿结 ，箪瓢 屡空， 晏如也 。
谢谢

第6章 常用时序逻辑电路及MSI时序电路模块的应用
第6章 常用时序逻辑电路及MSI 时序电路模块的应用
6.1 计数器
6.2 寄存器
6.3 移位寄存器型计数器
第6章 常用时序逻辑电路及MSI时序电路模块的应用
5.1.3 MSI计数器模块及应用
1.74163MSI计数器模块 74163是中规模集成四位同步二进制加法计数器 , 计数范围是0~15。它具有同步置数、同步清零、保持 和二进制加法计数等逻辑功能。图 5―29 （ a ）和（ b ）
第6章 常用时序逻辑电路及MSI时序电路模块的应用
表 5―9 所示的功能表中列出了 74163 的工作模式：
当CLR=0 ,CLK上升沿到来时,计数器的四个输出 端被同步清零。 当 CLR=1、 ,CLK上升沿到来时,计数 LD=0 器的四个输出端被同步置数。 当
CLR=1、 LD=1
、EP=0、ET=1,CLK上
X
X 0 X 1
X
X 1 0 1
置 0（异步）
预置数（同步） 保持（包括C） 保持（C=0） 计数
X X
1 1 1
第6章 常用时序逻辑电路及MSI时序电路模块的应用
例：用74160接成二十九进制 整体置零
（异步）
整体置数
（同步）
第6章 常用时序逻辑电路及MSI时序电路模块的应用
6.4 同步时序逻辑电路的设计方法
M进制
N M N M
第6章 常用时序逻辑电路及MSI时序电路模块的应用
N>M
原理：计数循环过程中设法跳过N－M个状态。
具体方法：置零法 置数法
异步置零法 同步置零法
异步预置数法 同步预置数法
第6章 常用时序逻辑电路及MSI时序电路模块的应用