OLED屏动态显示的USB接口模块

OLED屏动态显示的USB接口模块OLED屏动态显示的USB接口模块王喜杜（微01）陈荣盛（微01）李文冠（微01）罗松晖（微01）谢带达（微01）李树花（微01）简介：可以卷起来的显示屏――OLED屏动态显示的USB接口模块穿在身上的电脑、薄如名片的手机、卷起来带走的显示器……这一切并非未来世界的幻想。

ＯＬＥＤ技术的发展，正在将这些产品带到我们身边。

它是一种新一代平面显示技术，是基于有机电致发光材料技术的，其质地轻薄、全体固态、主动发光并且亮度高、响应速度快、视角广，可以实现柔软显示等诸多的特色性能，关键是制造成本低以及节能的特点，在价格和成本控制方面具有绝对的优势，故有"液晶杀手"之称，在商业、通信、电子信息产品领域以及消费类电子、工业应用场合、交通显示等方面都有着非常好的前景。

而闪存，MP3，移动硬盘的USB接口给我们带来的方便，是不言而喻的。

USB接口提供的双向、实时的数据传输使之具有即插即用、性能可靠、价格低廉等优点，目前已成为计算机和通信电子产品连接外围设备的首选接口。

我们要做的，就是把这两者的优点结合起来，开发使用USB接口与电脑相连接的OLED 屏动态显示的接口模块。

在本课题中，我们采用USB传输动态图像。

USB1.1的传输速率为12Mbps，USB2.0的传输速率为480Mbps完全可以满足现今以及未来的OLED显示屏的动态显示的要求。

想象一下，我们只要把卷成一筒的OLED展开，接到电脑的USB口，就可以播放我们的动态宣传广告，那是一件多么轻松的事。

1基于ARM控制的高速网络LED信息显示艾思科（ASIC）开发组（研03）摘要：本文主要以32位ARM微处理器和大规模可编程器件FPGA Acex 1K50实现LED大屏幕显示系统的设计。

由于ARM具有工作频率高、功耗低、处理速度快等高性能优点，并且通过FPGA实现扫描控制，可以获得很高的扫描速度，同时嵌入实时操作系统，从而实现信息的网络传输与显示。

关键字：LED显示系统、ARM、MC9328MX1、FPGA、uC/OS、以太网1. 概述LED显示屏是集光电子技术、微电子技术、图形图像处理技术于一体的高科技产品。

在近年来，随着微电子技术的发展，LED特别是超高亮度LED绿管、蓝管等价格不断下降，LED 显示屏的应用越来越广，尤其在许多大型公共场所上，其作为大型平面显示的终端，对社会信息化建设起了不可估量的作用。

随着LED显示向着高亮度、全彩化以及大型化的发展趋势，传统的传输与控制技术已不能满足要求，尤其在体育馆显示、室外广告和市政美化等领域，更需要中央控制的高速数据传输。

因此，新一代的控制与传输技术便应运而生。

LED显示屏按显示的控制方式分，主要有LED图文屏和LED视频屏等。

其中，LED图文屏是指显示屏系统接收完上位控制机的显示信息后，便能脱离上位机独立按照一定的顺序、一定的显示特技方式循环播放接收到的显示图像数据。

本文主要介绍基于ARM的高速网络LED显示控制系统的设计，能同时兼容图文屏和视频屏的优点。

2. LED显示屏基本构成为了使系统能显示各种各样的信息，LED显示屏显示系统由上位机、通讯传输线路、LED 主控电路和显示模块板等四部份组成（如图1所示）。

主控电路显示模块板这四部分的具体功能描述如下：⑴上位机：一般为计算机，是信息的发布源，一般与某数据库连接，访问数据库的信息，并按一定的传输协议和方式，与主控电路进行通讯。

嵌入式系统TCP/IP 网络解决方案3⑵通讯传输线路：可以通过RS232、RS422以及以太网等作为信号传输的方式。

还可以采用光纤传输，但目前由于成本过高限制了其技术的广泛应用。

⑶显示模块板：信息显示的终端，主要由发光显示模块、行控制的选通电路、列控制的串并移位电路组成。

⑷主控电路：整个系统的核心，它主要完成以下功能：①通过接口模块，负责实时地接收上位机的显示信息，并放置于带掉电保存的数据存储单元中；②CPU 处理器负责从数据存储单元中取数据，经过图像几何运算实现一定的特技效果，然后把显示的数据置于显示缓冲区，以供显示。

③通过扫描控制电路，从显示缓冲区中读取数据，将其转换为LED 大屏幕所需的数据并产生相关的时序控制信号。

3. 主控电路的工作原理LED 单色显示屏每个像素只有一种颜色，而全彩色LED 显示屏的一个像素点一般由R 、G 、B 三基色混色构成。

主控电路负责RAM 中内容的更新并控制显示模块板，实现逐行动态扫描的过程。

由于LED 大屏幕是分区驱动的，一般以16扫描线作为一个LED 屏的分区，如要显示640X256点阵列，整个大屏就要划分256/16=16个分区来显示，各个分区的显示是并行的。

全彩色LED 显示屏接口的输入信号包括，显示数据信号：红（Red ）、绿（Green ）、蓝（Blue ）各一；控制信号：行扫描选择信号（Addr[3：0]，可通过4/16译码产生16扫描线），移位时钟（Txd ），行锁存信号（Lat ），行消隐信号（EN ，即屏点亮使能信号）。

红、绿、蓝数据各自经过一组级联的8-bit 移位寄存器右移，Txd 作为移位寄存器的时钟，每来一个时钟数据移入一位，级联的移位寄存器内的数据从左向右顺序移一位，直至一行所需的数据已移完。

此时行锁存信号（Lat ）上升沿有效锁存这一行的数据进锁存器内。

目前，74HC595，6B595等都集成了移位和锁存的功能。

其中行选通信号由（Addr[3：0]）译码产生相应行，当一行数据扫描结束后，Addr[3：0]指向下一行，由于人眼的延迟效应，当两行显示数据在切换时，往往会引起“重影”现象，为了消除这一现象，可在两行显示切换的交界处，引入行消隐信号EN=1。

待行切换完毕后，再让EN=0正常显示。

图2是显示驱动单元结构示意图，图3是相关信号时序图。

4. 基于ARM的主控系统的硬件实现⑴控制核心使用Motorola公司DragonBall MX系列的MC9328MX1作为系统的主控制核心，MC9328MX1 基于ARM920T™核，工作频率可达200MHZ，256脚MAPBGA (Mold Array Process-Ball Grid Array)封装，具有16K指令缓存和16K数据缓存，16个32位寄存器，以及两个UART、两个SPI、两个32位计数/定时器，一个Watchdog 定时器，和一个32位通用I/O口等。

采用AMBA总线和32位RISC结构，具有高速数据传输和处理速度。

其结构图如图4所示：图4. MC9328MX1结构框图⑵信息存储器模块由于ARM的读写速度很快，防止ARM访问片外存储单元出现“瓶颈”现象，应选用快速存储器芯片，不需要ARM插入等待状态，只要将存储器芯片的地址线、数据线与MC9328MX1的数据线、地址线相连，再辅以必要的控制信号和译码电路，就可以使ARM全速运行。

在系统中，我们选用4片CY7C1049B-15 SRAM（512K X 8bits）用作信息存储器，再附加上掉电保护电路，将其构成1M字存储单元。

它在系统中分配的存储地址为8000H-FFFFH单元（注：嵌入式系统TCP/IP 网络解决方案50000H-7FFFH 为其它存储用），故1M 字存储单元共可分成1M/32K=32个页面。

其中页面寄存器利用可编程器件FPGA 设计实现。

信息存储器模块的电路图见图5：图5.信息存储电路（3）帧存储器模块选用6片ISSI61C256-15VC 构成两组乒乓式帧存储器。

A 、B 两组帧存储器分别交替工作于图像的高速扫描和图像数据更新缓存两种方式。

当A 帧存储器用于图像的扫描显示时，B 帧用于图像数据的更新缓存；反之，当A 帧存储器用于图像的更新缓存时，B 帧存储器用于图像的扫描显示。

其中的切换工作由可编程控制器中的选择模块，根据MC93238MX1向FPGA 中的帧刷新控制器发出更新帧缓存时来选择切换。

帧存储器在系统中的地址分配为数据存储空间8000H-FFFFH 单元。

（4）扫描控制模块我们采用Altera 公司的FPGA ACEX1K50中，主要完成扫描显示控制功能。

它从帧存储器中读取要显示扫描显示的数据，然后按LED 显示屏的逐行动态扫描格式产生控制时序。

帧存储器中的数据，经MC93238MX 处理后，写入到帧存储器，用于对显示屏的刷新。

由地址产生器自动生成读地址信号完成对帧存储器内容的读出。

在这过程中，要做好两个帧存储器的写地址和读地址、写数据和读数据的切换。

读取后的数据在区计数器的作用下译码后被打进到相应的32位的区锁存器中，当所有区的数据均被锁完后，在统一的锁存控制信号作用下，同时将所有的区锁存器的数据锁进各自区的移位寄存器（32位并/串转换电路）中，然后由移位时钟Txd 控制并完成移位操作实现数据的串行输出。

同时由于显示屏的大小、颜色以及扫描方式可以有不同的组合，为了能在线配置以适合不同的显示平台，我们设计了颜色控制器（IO 空间：0001H 单元）、屏体高度控制器（IO 空间：0002H 单元）、扫描方式控制器（IO 空间：0003H 单元），它们在接收来自MC9328MX1的控制信息，然后根据这些信息控制地址计数器。

其框图结构如图6所示：图6. FPGA显示扫描框图（5）其他辅助模块为使系统可靠的工作，我们使用MAX690芯片设计了看门狗电路模块。

由于ACEX1K50的VIO=3.3V 、VINT=2.5V，在电源模块中要分别设计3.3V、2.5V的电压输出。

故我们使用两片LM317稳压器实现。

5. 系统软件设计整个系统的软件包括三部分：上位机软件、ARM系统软件和FPGA的硬件设计配置软件。

上位机软件编辑在LED显示屏上显示的数据信息，并将数据通过以太网发送到显示屏的主控系统上，完成对显示内容的经常更新、来满足客户的需求，适应显示数据的实时更新。

ARM 系统软件在显示硬件的支持下实现多种方式的显示，并嵌入实时操作系统uC/OS来管理各进程。

使用VHDL硬件描述语言设计实现了系统框图中FPGA的硬件扫描电路。

6. 结束语根据本设计方案的构想，我们已经在80*32（水平80像素点，高度为32像素点）的双基色屏上顺利完成了基于FPGA的硬件扫描设计和基于RS232和RS485的通讯显示，这是我们开发过程中取得的初步成果。

另外还在软件上顺利实现了基于PC机之间的TCP/IP以太网之间的信息交换。

但由于本项目始于今年7月份，时间过于仓促，加上项目资金上的限制，本设计方案的样机调试尚在完善之中，PC机与ARM显示系统间的以太网控制有待进一步研发。

最后，我们也衷心希望能得到学校、院系、企业等多方面的资助。