DDR要求规范
1、认识DDR：
严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR，部分初学者也常看到DDR SDRAM，
就认为是SDRAM。DDR SDRAM是Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存
储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对
于内存厂商而言，只需对制造普通SDRAM的设备稍加改进，即可实现DDR内存的生产，可有效的
降低成本。
SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而DDR内存
则是一个时钟周期内传输两次次数据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双
倍速率同步动态随机存储器。DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。
与SDRAM相比：DDR运用了更先进的同步电路，使指定地址、数据的输送和输出主要步骤既
独立执行，又保持与CPU完全同步；DDR使用了DLL(Delay Locked Loop，延时锁定回路提供一个数
据滤波信号)技术，当数据有效时，存储控制器可使用这个数据滤波信号来精确定位数据，每16次输
出一次，并重新同步来自不同存储器模块的数据。DDR本质上不需要提高时钟频率就能加倍提高
SDRAM的速度，它允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRAM的两倍。
从外形体积上DDR与SDRAM相比差别并不大，他们具有同样的尺寸和同样的针脚距离。但DDR
为184针脚，比SDRAM多出了16个针脚，主要包含了新的控制、时钟、电源和接地等信号。DDR
内存采用的是支持2.5V电压的SSTL2标准，而不是SDRAM使用的3.3V电压的LVTTL标准。
DDR内存的频率可以用工作频率和等效频率两种方式表示，工作频率是内存颗粒实际的工作频
率，但是由于DDR内存可以在脉冲的上升和下降沿都传输数据，因此传输数据的等效频率是工作频
DDR布局方法对比
点对点的拓扑结构布局： （处理器或者FPGA外接一颗芯片）内存芯片尽量靠近控制器串联匹配电阻靠近控制器放置并联匹配电阻靠近内存芯片一驱多的拓扑结构布局： (1) 内存芯片贴在同一面。建议fly-by拓扑，并联匹配电阻放置在最后一个内存芯片的末端。
(2)两个内存芯片完全对贴 。两片内存芯片信号质量一样且信号质量最好，最节省空间，这种完全对贴的设计在DIMM上已经很成熟的应用。 在T点采用VTT上拉。
但是两个内存芯片完全对贴，两个DDR的热量在同一个点进行叠加。热量比单芯片高一些。如果环境温度比较恶劣，可能会超过芯片规格。 (3)错位的正反贴布局方式。能节省一部分空间，走线方法简单，可测试性较好。末端匹配电阻需要放置在最后一个内存芯片后边。从空间节约效果上来说不如“正反对贴”。
END
DDR硬件设计要点
1、电源DDR得电源可以分为三类：
a主电源VDD与VDDQ,主电源得要求就是 VDDQ=VDD,VDDQ 就是给10
buffer供电得电源,VDD就是给但就是一般得使用中都就是把 VDDQ与VDD合 成一个电源使用。
有得芯片还有VDDL,就是给DLL供电得,也与VDD使用同一电源即可。电源设 计时,需要考虑电压，电流就是否满足要求，电源得上电顺序与电源得上电时间，单 调性等。电源电压得要求一般在土 5%以内。电流需要根据使用得不同芯片，及芯 片个数等进行计算。由于 DDR得电流一般都比较大，所以PCB设计时，如果有一 个完整得电源平面铺到管脚上，就是最理想得状态，并且在电源入口加大电容储能 每个管脚上加一个100 nF ~10 nF得小电容滤波。
b参考电源Vref,参考电源Vref要求跟随VDDQ,并且Vref=VDDQ/2,所以可以
使用电源芯片提供，也可以采用电阻分压得方式得到。由于 Vref —般电流较小， 在几个mA~几十mA得数量级,所以用电阻分压得方式，即节约成本，又能在布局 上比较灵活，放置得离Vref管脚比较近，紧密得跟随VDDQ电压所以建议使用此 种方式。需要注意分压用得电阻在 100~10K均可，需要使用1%精度得电阻。
Vref参考电压得每个管脚上需要加10nF得点容滤波,并且每个分压电阻上也并 联一个电容较好。 类型门 工作电压" 预 取
獵 片上
ODT* 最高
還率
tf ZQ
校 点对点
執、 茎考电压
分感两个
VREFCA
和
VREFDQ-- 封装存
SDJL1M 3JCLVTTL) 无. 无」 无“ TSOP'
2.5V(SSTL2) ■ 无" 无4 TSOPJ
DDR2+ l.SV(SSTLlS) 4* 有』 800 ■ 兀 无， 无・
FBGA
DDR3- L5V-^ 8 有」 1666 有. 有」 有p 有八 FBGAr
目 录
DDR的PCB设计 ...................................................... I
The PCB design of DDR.............................................. II
第1章 绪论........................................................ 1
1.1 DDR的叙述................................................... 1
1.2 DDR-DDR与SDRAM的区别....................................... 1
1.3 DDR存储器电气特性验证....................................... 4
第2章 噪声来源及分析............................................... 8
2.1 反射噪声分析和端接技术 ...................................... 8
2.1.1 反射形成原因........................................... 8
2.1.2 主抗匹配与端接方案..................................... 9
2.1.3 端接方案的仿真结果.................................... 12
2.2串扰噪声分析 ............................................ 13
2.2.1 高速PCB板上的串扰分析模型............................ 13
2.2.2 高速PCB板上的串扰仿真结果............................ 13
