当前位置：文档之家 › 多级抽取CIC滤波器的Verilog HDL设计ppt课件

多级抽取CIC滤波器的Verilog HDL设计ppt课件

  • 格式：ppt
  • 大小：1.33 MB
  • 文档页数：18

下载文档原格式

  / 18

合集下载

采样率转换系统的多级实现

采样率转换系统的多级实现

1, 0 n D - 1 h( n) 其他 0,
根据Z变换的定义，CIC滤波器的Z变换为：
H ( z ) h( n) z 1 H1 ( z ) ; 1 1 z
n 0
D 1
n
1 z D H1 ( z ) H 2 ( z ) 1 1 z H 2 ( z) 1 z
按整数因子I内插系统的多级实现结构图
hi (n) 是第i级整数因子Ii内插系统的 图中， 镜像滤波器，第i级输出的采样频率为:
Fi Ii Fi 1 , i 1, 2,
,L
按整数因子D的抽取系统可用下图所示的J级整数因子抽取系统 级联来实现.
按整数因子D的抽取系统的多级实现结构图
第i级输出序列的采样频率为 式中 h (n)
i
是第i级整数因子Di抽取系统的抗混叠滤波器，其 阻带截止频率应满足
Fi Fi 1 Di , i 1, 2,
,J
F1 F0 D1 Fx D1
相应的模拟截止频率为
si Di
各级滤波器的过渡带可以更宽,从而使滤波器阶 数降低,并能保证总抽取系统输出的频谱混叠满足要 求。按整数因子D抽取,只能保留输入信 号 x(n) 中的频谱 0≤ f ≤ F 2 D Hz 成分.
注意：
1）单级CIC的旁瓣电平比较大，只比主瓣电平低 13.46dB，这就意味着衰减很差。为了降低旁瓣电平， 常常采用多级CIC级联的方法来解决。 2）Q级级联的CIC其频率响应有一个处理增益 DQ，而 且随着级联级数Q和抽取因子D的增加而增大。所以， 每一级必须保留足够的运算精度，以免引起溢出错误。 3）CIC滤波器并非不产生混叠，只是在其旁瓣衰减很 大，而采样带宽很窄的情况下，可以忽略这种波器的实现：H1为一个积分器，H2 的频率响应象一把梳子，故把它形象的称为梳 状滤波器。

滤波器设计基础 很全的资料29页PPT

滤波器设计基础 很全的资料29页PPT

谢谢！
36、自己的鞋子，自己知道紧在哪里。——西班牙
37、我们唯一Leabharlann 会改正的缺点是软弱。——拉罗什福科
xiexie! 38、我这个人走得很慢，但是我从不后退。——亚伯拉罕·林肯
39、勿问成功的秘诀为何，且尽全力做你应该做的事吧。——美华纳
40、学而不思则罔，思而不学则殆。——孔子
1、不要轻言放弃，否则对不起自己。
2、要冒一次险!整个生命就是一场冒险。走得最远的人，常是愿意 去做，并愿意去冒险的人。“稳妥”之船，从未能从岸边走远。-戴尔．卡耐基。
梦 境
3、人生就像一杯没有加糖的咖啡，喝起来是苦涩的，回味起来却有 久久不会退去的余香。
滤波器设计基础 很全的资料 4、守业的最好办法就是不断的发展。 5、当爱不能完美，我宁愿选择无悔，不管来生多么美丽，我不愿失 去今生对你的记忆，我不求天长地久的美景，我只要生生世世的轮 回里有你。

滤波器设计基础很全的资料电子教案29页PPT

滤波器设计基础很全的资料电子教案29页PPT
滤波器设计基础很全的资料电子教案
11、获得的成功越大，就越令人高兴 。野心 是使人 勤奋的 原因， 节制使 人枯萎 。 12、不问收获，只问耕耘。如同种树 ，先有 根茎， 再有枝 叶，尔 后花实 ，好好 劳动， 不要想 太多， 那样只 会使人 胆孝懒 惰，因 为不实 践，甚 至不接 触社会 ，难道 你是野 人。(名 言网) 13、不怕，不悔(虽然只有四个字，但 常看常 新。 14、我在心里默默地为每一个人祝福 。我爱 自己， 我用清 洁与节 制来珍 惜我的 身体， 我用智 慧和知 识充实 我的头 脑。 15、这世上的一切都借希望而完成。 农夫不 会播下 一粒玉 米，如 果他不 曾希望 它长成 种籽； 单身汉 不会娶 妻，如 果他不 曾希望 有小孩 ；商人 或手艺 人不会 工作， 如果他 不曾希 望因此 而有收 益。-- 马钉有什么损失。——卡耐基 47、书到用时方恨少、事非经过不知难。——陆游 48、书籍把我们引入最美好的社会，使我们认识各个时代的伟大智者。——史美尔斯 49、熟读唐诗三百首，不会作诗也会吟。——孙洙 50、谁和我一样用功，谁就会和我一样成功。——莫扎特

CIC抽取滤波器的MATLAB设计及FPGA实现

CIC抽取滤波器的MATLAB设计及FPGA实现

CIC抽取滤波器的MATLAB设计及FPGA实现杨翠娥【摘要】CIC抽取滤波器是无线通信中的常用模块,一般用于数字下变频(DDC)系统中.它可以在降低采样速率的同时,完成低通滤波的作用.本论文介绍了CIC抽取滤波器的工作原理,并给出了CIC滤波器的MATLAB程序及仿真结果.最后,利用FPGA高速、高稳定性的特点,在QUAR-TUS设计环境下进行了CIC滤波器的HDL模块设计.【期刊名称】《山西电子技术》【年(卷),期】2017(000)001【总页数】3页(P46-48)【关键词】CIC;抽取;MATLAB;FPGA【作者】杨翠娥【作者单位】太原工业学院,山西太原030008【正文语种】中文【中图分类】TN911.4随着数字通信技术的发展，信号传输的速度越来越快。

这就对数字信号处理提出了更高的要求。

多速率信号处理技术可以在一个数字信号处理系统中采用多个不同的采样率，同时可以实现不同采样率之间的相互转换。

这种技术在降低高速数字系统的复杂度，减少存储量及提高灵活性等方面具有较好的性能。

数字信号的速率可以通过内插和抽取来改变，其中，内插用于上变频系统中，抽取用于下变频系统中。

无论抽取还是内插，都需要设计一个满足抽取或内插(抗混叠)要求的数字滤波器。

该滤波器性能的好坏将影响取样速率变换的效果以及实时处理的能力。

为此，积分级联梳状(CIC)滤波器得到了广泛的应用。

本文将以单级CIC抽取滤波器的设计为例进行CIC抽取滤波器的MATLAB分析设计及FPGA的实现。

积分级联梳状(CIC)抽取滤波器即实现对输入信号采样率的抽取和低通滤波，以完成信号的降速处理。

在数字下变频系统中得到了广泛应用。

CIC抽取滤波器包括积分和梳状两个基本组成部分。

如图1所示。

以单级CIC抽取系统为例，取级数N=1。

积分器实际上是单极点的FIR滤波器，反馈系数为1时的状态方程如下：根据z变换，积分器的传输函数可以表示为：梳状器也是一个对称FIR滤波器，其状态方程可以表示为：式中，D为设计参数，称为微分延迟，其传输函数为：则单级CIC滤波器的传递函数为：其传递函数的幅频特性为：如图2所示为单级CIC滤波器的幅频特性。

数字下变频器中多级抽取滤波器的设计与实现

数字下变频器中多级抽取滤波器的设计与实现

0 引言
软件无线电代表着包括无线通信在内的几乎所 有的无线电电子信息系统的发展趋势 ,其核心思想就 是将 A/ D、D/ A(模数/ 数模) 变换器尽量靠近天线 ,以 信号的充分数字化为前提 ,依靠软件来实现无线电的 各项功能[1] . 在这种框架下 ,采样尽量往射频高端搬 移. 但在现阶段 ,由于各种关键器件 ,特别是受 ADC (模数变换器) 和 DSP (数字信号处理器) 发展水平的 限制 ,数字中频软件无线电正成为理想软件无线电的 一种经济、适用的折中选择. 为了解决高速 A/ D 与 DSP 处理能力的矛盾 ,本文采用 DDC(数字下变频) 技 术.
兰州交通大学学报 (自然科学版) Journal of Lanzhou Jiaotong University (Natural Sciences)
文章编号 :100124373 (2004) 0420071203
Vol. 23 No. 4 Aug. 2004
数字下变频器中多级抽取滤波器的设计与实现Ξ
CIC 滤波器抽取输出后 , 在有用信号带宽内混叠衰
减要大于一定的值[3] . 如果单级衰减不满足要求 ,则
可采用级联的方式 , 这时的阻带衰减为单级的 M
倍 ,即 Mαs , M 为级数. CIC 滤波器设计考虑的第二 个问题时在ω = ω1 处的幅度不能够下降太多 ,即在 ω1 处的衰减 αp 不能太大 ,αp 如式 (2) 所示 :
计 CIC 滤波器. 图 2 是用等波纹法设计的单级 CIC 滤
波器的幅频响应图. 由于单级衰减 αs 太小 , 不满足 要求 ,此时可采用 4 级级联 , 其阻带衰减为 Mαs = 68. 28 dB ,通带衰减为 Mαp = 0. 896 dB. 可见 ,采用 4

《滤波电路设计》PPT课件

《滤波电路设计》PPT课件

插入损耗
插入损耗〔Insertion Loss〕描述滤波电路在通带 内对传输信号的损耗。
其定义为从信号源入射到滤波电路的功率PIN与匹 配负载得到功率PL的比值，采用分贝可以表示为
ILdB10log10
PL PIN
10lg(1IN2)
INPINPINPL功 率 损 失 百 分 比
波纹系数
波纹系数(Ripple factor) 表示在通带内滤波电路响应的 最大值和最小值的差值。
1
10
100 GHz
2. 高通滤波电路
HPF
RG
R
+
VG
L
RL
2. 高通滤波电路
A
1 0
RG
1
R
1 1
jL
0 1
1
1
RL
0
1
1
RG
R
1
jL
1 1
1 RL
jL RL
RG R
1
H
1
1RGRj 1LR 1L
检验1阶高通滤波电路的特性
当频率为零〔w 0〕 当频率为无穷大〔w 〕
2. 高通滤波电路
R=10W，RG =50W， L=100nH
HPF
RG
R
+
VG
L
RL
2. 高通滤波电路
1.0
0.8
0.6
|H|
0.4
0.2
0.0 0.01
0.1
1
幅度特性
RL=5k RL=500
RL=50
RL=5
10
GHz
90
60
30
0 0.01
RL=5k

一种短波数字化电台CIC抽取滤波器的设计

台接收机数字 化信道必需 的重 要组成部分， 而级联 积分一 状 梳 （ａ ｃ ｄ ｄ ｎ ｅ ｒ ｔ ｒ Ｃ ｍ ， Ｉ） Ｃ ｓａ ｅ Ｉｔ ｇ ａｏ — ｏ ｂ Ｃ Ｃ滤波器作为一种高效的数
Ｄ
０ 罄 害 罄 咨 ｔ ２ 罄 ＾ ，
图１ ００ 波 器 幅频 特 性 １滤
Ⅳ
图１ 区间 ｆ 丌 中， Ｄ 称为ＣＣ Ｉ滤波器 的主瓣 ， 其余区间称 为旁瓣。由图可见 ， 随着频率 的增大 ， 旁瓣 电平不 断减 小。 阻 但 带抑制 比较小， 一般采 用多级 ＣＣ Ｉ 滤波器级联 的方 法来增大 阻 带抑制。
字滤波器 ， 广泛 应用于数字下变频器前级处理 中， 是数 字下变
根据式 （） ４可得单级带内容差：
ｔ ｛ ｒ
≈ ２ ５Ｘ１ ． ０
‘
～
．
：
＝ ：＝ ： ：
根据式 （） ６ 可计算无用边带的抑制为：
ａ １１
．
。
３ ．ｄ ３５ Ｂ
８ ｈ ．
＾
Ｉ矗 ． 妻 ．
采 用单 级Ｃ Ｃ Ｉ抽取滤 波器 时， 其无 用边带抑制为３ ．ｄ ， ３５ Ｂ 无 法满足 系统 ９ ｄ 的要求 。 ０Ｂ 所以， 需求采用３ Ｉ抽取滤波器进 级ＣＣ
数。 （ ｚ 专是积 分器 ， （＝— 是梳妆滤波器， ） ＝ ｚ Ｉ ） ｚ 所以，
命名为级联积分一 梳状 滤波器。 ＣＣ Ｉ抽取滤波器 的幅频公式 为：
带内容差。 以， Ｉ 滤波器 的级数不宜太长。 所 ＣＣ
４ ＣＩ Ｃ抽取 滤 波器 的设 计
根 据此短 波 电台项 目要求 ，电台数字 化在 中频５ ０ Ｈ 上 ０Ｋ ｚ 进行。 收时， 接 首先对 ５ ０ Ｈ 中频信号进 行采样 ， ０Ｋ ｚ 采样 速率为

抽取速率可编程CIC滤波器设计

数 目
Ｃ Ｉ Ｃ抽 取滤 波器 结构 如 下 图所示 ：
处理 。采 样 率变 换 可能会 造 成频 谱 的混 叠或 镜像 效 应 ，因此 仅靠 简 单 的改变 系 统采 样 时钟 是难 以实 现 的， 必须 对采 样 的数 据另 行处 理 ， 即通 过 特殊 的滤 波 器来 尽 可 能地 减弱 频 谱 的混 叠 或镜 像效 应 。Ｃ Ｉ Ｃ滤 波器是一种极 、 零点相消 的 Ｆ Ｉ Ｒ滤 波 器 ， 没 有 乘 法 器， 只有 加 法器 ， 性 能较 好 ， 所 以被广 泛应 用 。 在 实 际应用 中对多 种 中频带 宽信 号 进行 下变 频 处理时 ， 通常要求 Ｃ Ｉ Ｃ的抽 取 速 率 可 变 ， 并 且 在 不 同抽取 速 率 下要 求 滤 波 器 的输 入 、 输 出信 号 的动 态 范围 、 精度 等得 到 保证 。 因此 本 文 在传 统 Ｃ Ｉ Ｃ抽 取 滤 波器 的基 础 上 ， 提 出 了抽 取 速率 可 编程 的 Ｃ Ｉ Ｃ抽 取 滤 波器 设 计 方案 ， 并 对 抽 取 速 率 变 化 时 的截 位 方
编程 的 Ｃ Ｉ Ｃ滤波 器设 计 方案 ， 并针对 不 同速率 时 的截位 问题进 行分 析 。验证 表 明 ， 本 文提 出的截 位 方案
符合 项 目性 能要 求 。 关键 词 ： Ｃ Ｉ Ｃ滤 波器 ； 可 编程 ； 截位
Ｔｈｅ Ｄｅ ｓ ｉ ｇ ｎ ｆ ｏ ｒ Ｒａ ｔ ｅ Ｐｒ ｏ ｇ ｒ ａ ｍｍａ ｂｌ ｅ ＣＩ Ｃ Ｆｉ ｌ ｔ ｅ ｒ
很难 跟上 。因此 必须 对 Ａ ／ Ｄ后 的数据 流 进行 下变 频
【 ｌ 】 国 集 成 电 路
Ｃ ｈｉ ｎａ Ｉ ｎｔ ｅｇｒ ａｔ ｅｄ Ｃｉ ｒ ｃｕ ｉ ｔ
抽样 率 的级 联理 想积 分器 和低 抽 样率 的级联 梳状 器 组成 ，根 据 抗混 叠 和抗 镜像 的 指标 确定 所需 的级联

滤波设计技术-资料.ppt

Z
f
滤波设计技术
电容和电感的作用
L
C
~
Load
~
Load
AC mains path
RF path
滤波设计技术
电容的滤波特性
ZS
VS ~
ZS Zc
VS ~
ZT
V0
V0
ZT ZS ZT
VS
VT
ZTZC
(ZSZT)ZCZSZT
VS
ZT
VT
滤波设计技术
电容的滤波特性
▪ 插入损耗（IL） 80
70
60
100
80
C=100nF
60
IL (dB)
40
L=100uH 20
0 0
insertion loss
0.1/100
50/50
100/0.1
5
10
15
20
25
30
frequency(MHz)
滤波设计技术
低通滤波电路的几种类型
L1 型 T型
L2型
型
滤波设计技术
低通滤波电路的滤波特性
▪ 滤波电路的插入损耗与二端端接电路的阻抗 密切相关
滤波电路
滤波电路 电源电路 输出电路
√
滤波设计技术
滤波器件的高频特性
▪理想电容
❖ 电容的阻抗特性
▪实际电容
Z
C
Z
C
LR
f
fo
f
滤波设计技术
滤波器件的高频特性
❖ 实际电容的特性
➢ 自谐振频率：
fo
2
1 LC
自谐振频率越高越好
L：尽可能小 C：合理选取
引线长1.6mm的陶瓷电容器

滤波器 ppt课件

dB
dB
由此看出二 阶比一阶滤流 效果好.
8
9
10
11
12
13
波特图仪
波特图仪(BodePlotter)是一种测量和显示被测电路幅频、 相频特性曲线的仪表。在测量时，它能够自动产生一个频 率范围很宽的扫频信号，常用于对滤波电路特性进行分析。 波特图仪有两组端口，左侧IN是输入端口，其“+”、“—” 输入端分别接被测电路输入端的正、负端子，右 OUT是输出端。 注意：①电路中任何交流源的频率都不会影响到波特图仪 对电路特性的测量。
j)
c2
A02 2 j c
1Q
A0
c 212Q c 2
C看成短路， vi vp.
AVF
1
Rf R1
A0
0 A(j) 0
C A (j ) A 0/ 219
20
3 有源带通滤波电路.
1）电路组成
低通ωH>高通ωL.
21
22
23
24
25
26
3．幅频响应：令S=jω.
A( j)
( j)2
AVFc2
c
Q
(
j)c2
2
AVFc2
c
Q
jc2
同
除c2
AVF
1c22 j
Qc
1c
A0 2
j
Qc
20lgA(j) 20lg
1
A0
1c 22Qc
2
7
ω=0时， A(j) A
A(j)
c
10c..
Q
lgA(j) A
lgA(j) A
②使用波特图仪对电路特性进行测量时，被测电路中必 须有一个交流信号源。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。