七段数码管显示译码器本页仅作为文档页封面，使用时可以删除This document is for reference only-rar21year.March可编程逻辑器件技术项目设计报告课题名称：七段数码管显示译码器班级：13电子(2)班姓名：许宋如指导老师：龚兰芳一、设计要求1）用VHDL语言设计一个可以实现以下功能的程序：输入时思位二进制数，输出时对应的十进制。
2）用四个开关代表四位二进制数，单个数码管显示对应的十进制数。
3）编完程序之后并在开发系统上进行硬件测试。
二、任务分析用来驱动各种显示器件，从而将用二进制代码表示的数字，文字，符号翻译成人们习惯的形式直观的显示出来的电路，称为显示译码器。
这种显示译码器用多种发光器件构成。
例如半导体发光二极管，液晶灯。
以发光二极管的七段数码管显示译码器为例进行说明。
七段字形译码器的真值表：设计原理图：四、硬件要求主芯片EPM240T100C5,4个开关，一个共阴七段数码管。
五、源程序library ieee;use ieee.std_logic_1164.all;entity yima isport(l:out std_logic_vector(5 downto 0);d0,d1,d2,d3:in std_logic;a,b,c,d,e,f,g:out std_logic);end yima;architecture behav of yima issignal m:std_logic_vector(3 downto 0); signal seg7:std_logic_vector(6 downto 0); beginl<=”011111”;m<=d3&d2&d1&d0;with m selectseg <=”011111”when ”0000”,“0000110”when “0001”,“1011011”when “0010”,“1001111”when “0011”,“1100110”when “0100”,“1101101”when “0101”,“1111101”when “0110”,“0000111”when “0111”,“1111111”when “1000”,“1100111”when “1001”，“1110111”when “1010”，“0111001”when “1011”，“0111001”when “1100”，“1011110”when “1101”，“1111001”when “1110”，“1110001”when “1111”，“0000000”when others;g<=seg7(6);f<=seg7(5);e<=seg7(4);d<=seg7(3);c<=seg7(2);b<=seg7(1);a<=seg7(0);end behav;六、接线图七、现象描述在硬件上测试，现象结果是，当被分配的引脚的四个拨码开关打到相应位置的二进制对应的七段显示器数码管上显示出相应的字形，例如：当拨码开关对应的二进制为1000的是字形8.八、总结通过这次课题实验，熟悉了各程序模块的编写特点，主要是进程语句模块，和结构体以及实体模块的程序编写。
实验四七段数码显示译码器设计一、实验目的：学习七段数码显示译码器设计，学习VHDL的CASE语句及多层次的设计方法。
二、实验设备：计算机、GW48系列SOPC/EDA实验开发系统一台、计算机一台三、实验内容：实验任务1：说明程序中个语句的含义，以及该例整体功能，在QuartusII上对该程序进行编辑编译综合适配仿真，给出其所有信号的时序仿真波形。
实验原程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DECL7S ISPORT ( A : IN STD_LOGIC_VECTOR(3 downto 0);LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTo 0 ));END ENTITY DECL7S ;ARCHITECTURE one OF DECL7S ISBEGINPROCESS(A)BEGINCASE A ISWHEN "0000" => LED7S <="0111111";WHEN "0001" => LED7S <="0000110";WHEN "0010" => LED7S <="1011011";WHEN "0011" => LED7S <="1001111";WHEN "0100" => LED7S <="1100110";WHEN "0101" => LED7S <="1101101";WHEN "0110" => LED7S <="1111101";WHEN "0111" => LED7S <="0000111";WHEN "1000" => LED7S <="1111111";WHEN "1001" => LED7S <="1101111";WHEN "1010" => LED7S <="1110111";WHEN "1011" => LED7S <="1111100";WHEN "1100" => LED7S <="0111001";WHEN "1101" => LED7S <="1011110";WHEN "1110" => LED7S <="1111001";WHEN "1111" => LED7S <="1110001";WHEN OTHERS => NULL;END CASE;END PROCESS;END ARCHITECTURE one;实验任务2：引脚锁定及硬件测试A[3..0]分别锁定引脚P34、P33、P32、P11；LEDC作输出显示：LED7S[6..0]分别锁定P105、P103、P99、P98、P97、P96、P85。
实验五7段数码显示译码器设计实验报告一、实验要求1、GW48实验箱2、写出7段数码显示译码器程序3、总结实验步骤和实验结果二、实验内容1、说明例中各语句的含义，以及该例的整体功能。
在max+plus2或quartus2上对以下该例进行编辑、编译、综合、适配仿真，给出其所有信号的时序仿真波形。
module zdw(in,out);output [6:0]out;input [3:0]in;reg[6:0]out;always@(in)begincase(in)4'd0: out=7'b1111110;4'd1: out=7'b0110000;4'd2: out=7'b1101101;4'd3: out=7'b1111001;4'd4: out=7'b0110011;4'd5: out=7'b1011011;4'd6: out=7'b1011111;4'd7: out=7'b1110000;4'd8: out=7'b1111111;4'd9: out=7'b1111011;4'd10: out=7'b1110111;4'd11: out=7'b0011111;4'd12: out=7'b1001110;4'd13: out=7'b0111101;4'd14: out=7'b1001111;4'd15: out=7'b1000111;default: out=7'bx;endcaseendendmodule2、引脚锁定以及硬件下载测试。
建议选实验电路模式6，用数码8显示译码输出（PIO46—PIO40）。
键8，键7，键6，键5四位控制输入，硬件验证译码器的工作性能。
《FPGA原理及应用》实验报告书（6）7段显示译码器的设计题目学院专业姓名学号指导教师2015年 10月一、实验目的1、学习QuartusⅡ软件的基本操作2、学习使用原理图进行设计输入3、初步掌握软件输入、编译、仿真和编程的过程4、学习实验开发系统的使用方法二、实验内容设计7段显示译码器，给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。
三、实验条件1、开发软件：QuartusⅡ2、实验设备：KX_DN8EDS实验开发系统3、拟用芯片：EP3C55F484C8四、实验设计1、实验原理7段显示译码器是纯组合电路，设输入的四位码为【3..0】,输出控制7段共阴的数码管的7位数据为【6..0】；并用100进制计数器的程序代入验证。
2、VHDL语句1）、cnt10的VHDL语句2）、DECL7S的VHDL语句3）、cnt100的原理图3、仿真波形4、管脚锁定新建好工程文件，芯片选择Cyclone Ⅲ下面的EP3C55F484C8系列。
然后锁定引脚：选择Assignments → Assignments Editor命令。
分配FPGA芯片上的JP5，JP8，JP9管脚，5、编译文件下载将编译产生的SOF格式配置文件下载进FPGA中。
6、FPGA实验箱接线在KX-EDA40A++实验箱上进行连线，分配J4,J5的引脚，输入CLK （PIN_V8）接到时钟信号,输入的EN,RST (PIN_W10,PIN_Y8)接到电平L1，L2;输出CQ接到JP7D的引脚;输出CQ1接到JP8的管脚;进位输出COUT（PIN_Y13））接到发光二极管D1，设置好并进行编程测试。
五、实验结果和总结1、实验仿真情况2、硬件验证情况接在CLK时钟信号上，将EN，RST置“1”，数码管会从“00”到“99”依次计数，当从“99”到“00”时，发光二极管会闪烁一下；当RST置“0”的时候，数码管会被清零，当EN置“0”时，数码管会保持当前数值。
