当前位置：文档之家 › 第六章 时序逻辑电路典型例题分析

第六章 时序逻辑电路典型例题分析

  • 格式：doc
  • 大小：261.00 KB
  • 文档页数：18

第六章 时序逻辑电路典型例题分析

第一部分：例题剖析

触发器分析

例1 在教材图6.1所示的基本RS触发器电路中，若R、S 的波形如图P6.1（a）和（b），试分别画出对应的Q和Q端的波形。

解：基本RS触发器，当R、S同时为0时，输出端Q、Q均为1，当R=0、S=1时，输出端Q为0、Q为1，当R=S=1时，输出保持原态不变，当R=1、S=0时，输出端Q为1、Q为0， 根据给定的输入波形，输出端对应波形分别见答图P6.1（a）和（b）。需要注意的是，图（a）中，当R、S同时由0（见图中t1）变为1时，输出端的状态分析时不好确定（见图中t2），图中用虚线表示。

例2 在教材 图6.2.3（a）所示的门控RS触发器电路中，若输入S 、R和E的波形如图P6.2（a）和（b），试分别画出对应的输出Q和Q端的波形。

解：门控RS触发器，当E=1时，实现基本RS触发器功能，即：R=0（R=1）、S=1（S=0），

输出端Q为1、Q为0；R=1（R=0）、S=0（S=1）输出端Q为0、Q为1；当E=0时，输出保持原态不变。输出端波形见答图P6.2。

例3 在教材图6.2.5所示的D锁存器电路中，若输入D、E的波形如图P6.3（a）和（b）所示，试分别对应地画出输出Q和Q端的波形。

解：D锁存器，当E=1时，实现D锁存器功能，即：Qn+1=D，当E=0时，输出保持原态不变。输出端波形见答图P6.3。

例4 在图P6.4（a）所示的四个边沿触发器中，若已知CP、A、B的波形如图（b）所示，试对应画出其输出Q端的波形。设触发器的初始状态均为0。

解：图中各电路为具有异步控制信号的边沿触发器。 图（a）为边沿D触发器，CP上升沿触发，Q1n+1= A，异步控制端SD接信号C（RD =0），当C=1时，触发器被异步置位，输出Qn+1=1 ；图（b）为边沿JK触发器，CP上升沿触发，Q2n+1= AQ2n +BQ2n ，异步控制端RD接信号C（SD =1），当C=0时，触发器被异步复位，输出Qn+1=0；图（c）为边沿D触发器，CP下降沿触发，Q3n+1= A，异步控制端SD接信号C（RD =1），当C=0时，触发器被异步置位，输出Qn+1=1；图（d）为边沿JK触发器，CP下降沿触发，Q4n+1= AQ4n

+BQ4n ，异步控制端RD接信号C（SD =0），当C=1时，触发器被异步复位，输出Qn+1=0。对应输出波形见答图P6.4所示。

例5 边沿触发器电路如图P6.5（a）所示。试根据图（b）中CP、A的波形，对应画出输出Q1 和Q2的波形。

解：电路是带异步控制信号的触发器电路，当Q2=1时，Q1n+1=0。 Q1是边沿JK触发器，

Q1n+1= Q1n，CP下降沿触发；Q2是边沿D触发器，Q2n+1= Q 1 n，A信号的上升沿触发。输出端波形见答图P6.5。

例6 试分析图P66由边沿触发器组成的电路。列出状态转换表、画出状态转换图，说明功能。

解： 列出驱动方程： J1= K1=1，J2= K2=AQ1n，

写出状态方程：Q1n+1= Q1n ， Q2n+1 =AQ1n Q2n，

写出输出方程：Y=A Q2n Q1n+ A Q2n Q1n

设初态，求次态，列出真值表：

当A=0时，四进制加法计数器；当A=1时，四进制减法计数器。

计数器分析及脉冲波形的产生与整形

例1．同步四位二进制加法计数器T4161功能表如图，分析以下电路为几进制计数器。

解：

CP RD LDS1 S2 工作状态0 清零1 0 预置数1 1 0 1 保持(包括C的状态)1 1 0 保持1 1 1 1 计数T4161功能表RT41611CS1S2CPQ3 Q2 Q1 Q0D3 D2 D1 D0LDDCP&

例2．用74LS161同步四位二进制加法计数器构成的计数电路如图，试分析说明为几进制计数。

解：

例3．同步四位二进制可逆计数器T4191电路及功能表如下，分析电路为几进制计数器，如何工作，画出状态转换图。

CP RD LDS1 S2 工作状态0 清零1 0 预置数1 1 0 1 保持(包括C的状态)1 1 0 保持1 1 1 1 计数74LS161功能表R1CS1S2CPQ3 Q2 Q1 Q0D3 D2 D1 D0LDD1174LS16111&

S LDMCP 工作状态0 1 0 加法计数0 1 1 减法计数0 预置数1 1 保持T4191功能表LD1MSCP0CP1Q3 Q2 Q1 Q0D3 D2 D1 D0C/BCPT4191&

4.结果为N=7进制计数器。

例4．同步四位二进制可逆计数器T4191电路及功能表如下，分析电路为几进制计数器，如何工作，画出状态转换图

解：1.由功能表和电路可知：当M =0时为加法计数，且LD与CP 无关。

2.LD=Q3Q2Q1，

当计数器输出为 Q3Q2Q1Q0=1110（过渡态）时，LD=0，此时计数器的输出立即被置为Q3Q2Q1Q0=D3D2D1D0 =0010。（异步置数）

当计数器输出为1.由功能表和电路可知：当M =1时为减法计数，且LD与CP 无关。2.LD=Q2Q0，Q3Q2Q1Q0=0101（过渡态）时，LD=0，此时计数器的输出立即被置为Q3Q2Q1Q0=D3D2D1D0=1100。（异步置数）3.有效状态循环图：

1100 1011 1010 1001

0101 0110 0111 1000

S LDMCP 工作状态0 1 0 加法计数0 1 1 减法计数0 预置数1 1 保持T4191功能表MSCP0CP1Q3

Q2

Q1

Q0D3

D2

D1

D0C/BLDCPT41911&

3.有效状态循环图：0010 0011 0100 0101 0110 0111 1000

1110 1101 1100 1011 1010 1001

4.结果为N=12进制计数器。

例5：同步四位二进制可逆计数器T4191电路及功能表如下，分析电路为几进制计数器，如何工作，画出状态转换图。

解：

1.由功能表和电路可知：当M =0时为加法计数，且LD与CP 无关。

4.结果为N=12进制计数器。

例6：由JK边沿触发器构成的同步时序逻辑电路如图,试分析电路,写出驱动方程、状态方程、输出方程，画出状态表、状态方程及状态转换图，说明电路的逻辑功能。

MSCP0CP1Q3 Q2

Q1 Q0D3

D2 D1 D0C/BLDCPT419111& S LDMCP 工作状态0 1 0 加法计数0 1 1 减法计数0 预置数1 1 保持T4191功能表

当计数器输出为Q3Q2Q1Q0=1111（过渡态）时，LD=0，此时计数器的输出立即被置为Q3Q2Q1Q0=D3D2D1D0=0011。（异步置数）2 . LD=C，

3.有效状态循环图：0011 0100 0101 0110 0111 1000

1111 1110 1101 1100 1011 1010 1001

CJ1 Q1K1 Q1J2 Q2K2 Q2J3 Q3K3 Q3CP& 时钟方程CP1=CP2=CP3=CP 同步时序电路。驱动方程J1=Q3 J2=Q3Q1 J3=Q1K1=Q3Q2 K2=Q3Q1 K3=Q2Q1输出方程C=Q3Q2Q1

合集下载

阎石《数字电子技术基础》(第6版)考研真题精选-第6章 时序逻辑电路【圣才出品】

阎石《数字电子技术基础》(第6版)考研真题精选-第6章 时序逻辑电路【圣才出品】

1 / 53 十万种考研考证电子书、题库视频学习平台 圣才电子书 第6章 时序逻辑电路 一、选择题 1．下列逻辑电路中哪个是时序逻辑电路：（ ）。[江苏大学2016研] A．二进制译码器 B．二进制加法器 C．移位寄存器 D．数据选择器 【答案】C 【解析】ABD三项都属于组合逻辑电路，C项移位寄存器是由触发器组成的，具有存储功能，它属于时序逻辑电路。 2．同步时序电路和异步时序电路比较，其差异在于后者（ ）。[重庆大学2015研] A．没有触发器 B．没有统一的时钟控制 C．没有稳定状态 D．输出只与内部状态有关 【答案】B 【解析】A项是组合逻辑电路和时序逻辑电路的区别；C项是无稳态电路与稳态电路的区别；D项是米勒型电路和摩尔型电路的区别。

2 / 53 十万种考研考证电子书、题库视频学习平台 圣才电子书 3．对于状态表6-1，下列说法正确的是：（ ）。[北京邮电大学2015研] 表6-1 A．状态A和B肯定等价 B．状态D和E肯定等价 C．状态A和C肯定等价 D．状态B和F肯定等价 【答案】B 【解析】根据状态表6-1可知，状态D和E在输入0后，次态都为自身且输出Z＝0，而在输入1后，次态都变为C且输出Z＝0。所以，可以视为两者状态等价，同样的分析方法用于A、C、D三项，可以发现这三个选项是错误的。 二、填空题 1．时序电路中“等价状态”是______，在实际应用中起______作用。[重庆大学2014研] 【答案】相同的输入下，输出相同且次态也相同；化简

3 / 53 十万种考研考证电子书、题库视频学习平台 圣才电子书 【解析】状态等价是指在相同的输入变量条件下，次态相同且输出也相同，等价的状态主要用于化简状态转换表，也就是减少电路的状态数量，可以优化构成相应电路的硬件结构。 2．一个模值为6的计数器，状态转移图如图6-1所示，若初始状态为000，则经过100个CP脉冲后，其状态为______。[北京邮电大学2015研] 图6-1 【答案】110 【解析】每经过一个CP脉冲，计数器的状态按照顺序变化一次，100/6＝16···4，所以经过了100CP脉冲后，计数器循环了16个完整计数周期，然后又进行了4次状态变化，所以此时状态为110。 3．4个触发器构成M序列发生器，反馈函数D0＝Q3⊕Q0，若初始状态为Q3Q2Q1Q0＝1010，则整个M序列为______。[北京邮电大学2015研] 【答案】1111 1010 1100 1000 【解析】根据初始状态和反馈函数可以列出状态转换表，得到循环的状态序列，从而得到Q3的周期性输出的序列。 4．某M序列发生器由4位D触发器构成，反馈函数为Q3⊕Q0，若该发生器的初始状

时序逻辑电路习题解答

时序逻辑电路习题解答

5-1 分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。

FF0FF1 0QCLKC11DC11D1Q2QC11DZFF2

图 题 5-1图

解：从给定的电路图写出驱动方程为：

00121021()nnnnnDQQQDQDQe

将驱动方程代入D触发器的特征方程DQn1，得到状态方程为：

10012110121()nnnnnnnnQQQQQQQQe

由电路图可知，输出方程为

2nZQ

根据状态方程和输出方程，画出的状态转换图如图题解5-1(a）所示，时序图如图题解5-1(b）所示。

101110000010101000111101110001010Q1Q2QZ

题解5-1(a）状态转换图

123451Q2/QZ0QCLK0000tttt

题解5-1(b）时序图

综上分析可知，该电路是一个四进制计数器。

5-2 分析图所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入变量。

1QFF0FF1

CLKC11DC11DYA0Q

图 题 5-2图

解：首先从电路图写出驱动方程为：

0110101()nnnnnDAQDAQQAQQ

将上式代入触发器的特征方程后得到状态方程

101110101()nnnnnnnQAQQAQQAQQ

电路的输出方程为：

01nnYAQQ

根据状态方程和输出方程，画出的状态转换图如图题解5-2所示 110001100Q1QYA0101010000001100

题解5-2 状态转换图

综上分析可知该电路的逻辑功能为：

当输入为0时，无论电路初态为何，次态均为状态“00”，即均复位；

当输入为1时，无论电路初态为何，在若干CLK的作用下，电路最终回到状态“10”。

5-3 已知同步时序电路如图(a)所示，其输入波形如图 (b)所示。试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。

时序逻辑电路习题解答解读

时序逻辑电路习题解答解读

62 / 37 自我测验题

1．图T4.1所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是。

A．SR=0B．SR=1C．S+R=0D．S+R=1

≥1≥1Q&&QSRG1G1G2G2QQRS

图T4.1图T4.2

2．图T4.2所示为由与非门组成的基本SR锁存器，为使锁存器处于“置1”状态，其RS应为。

A．RS=00B．RS=01C．RS=10D．RS=11

3．SR锁存器电路如图T4.3所示，已知X、Y波形，判断Q的波形应为A、B、C、D中的 B 。假定锁存器的初始状态为0。

≥1≥1QQXYXYABCD不定不定

（a）(b)

图T4.3

4．有一T触发器，在T=1时，加上时钟脉冲，则触发器。

A．保持原态 B．置0C．置1D．翻转

5．假设JK触发器的现态Qn=0，要求Qn+1=0，则应使。

A．J=×，K=0B．J=0，K=×C．J=1，K=×D．J=K=1

6．电路如图T4.6所示。实现AQQnn1的电路是 。 63 / 37 QQ＆Q＆1Q1AAAACPCPCPCPC1C1C1C11D1S1R1J1K1J1KQQQQA．B．C．D．

图T4.6

7．电路如图T4.7所示。实现nnQQ1的电路是 。

QQQQCPCPCPCPC1C1C1C11T1S1R1D1J1KAQQQQA．B．C．D．

图T4.7

8．电路如图T4.8所示。输出端Q所得波形的频率为CP信号二分频的电路为。

CPQ1QCPQQCPQQCPQQ11J1K11CJ1K11CD1D11C1C

A．B．C．D．

图T4.8

9．将D触发器改造成T触发器，如图T4.9所示电路中的虚线框内应是。

CPQ1DC1TQ

图T4.9

A．或非门 B．与非门 C．异或门 D．同或门

10．触发器异步输入端的作用是。

A．清0B．置1 C．接收时钟脉冲 D．清0或置1

时序逻辑电路习题解答 2

时序逻辑电路习题解答 2

5-1 分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。

FF0FF1 0QCLKC11DC11D1Q2QC11DZFF2

图 题 5-1图

解：从给定的电路图写出驱动方程为：

00121021()nnnnnDQQQDQDQ

将驱动方程代入D触发器的特征方程DQn1，得到状态方程为：

10012110121()nnnnnnnnQQQQQQQQ

由电路图可知，输出方程为

2nZQ

根据状态方程和输出方程，画出的状态转换图如图题解5-1(a）所示，时序图如图题解5-1(b）所示。

101110000010101000111101110001010Q1Q2QZ

题解5-1(a）状态转换图

123451Q2/QZ0QCLK0000tttt

题解5-1(b）时序图

综上分析可知，该电路是一个四进制计数器。

5-2 分析图所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入变量。

1QFF0FF1

CLKC11DC11DYA0Q

图 题 5-2图

解：首先从电路图写出驱动方程为：

0110101()nnnnnDAQDAQQAQQ

将上式代入触发器的特征方程后得到状态方程

101110101()nnnnnnnQAQQAQQAQQ

电路的输出方程为：

01nnYAQQ

根据状态方程和输出方程，画出的状态转换图如图题解5-2所示 110001100Q1QYA0101010000001100

题解5-2 状态转换图

综上分析可知该电路的逻辑功能为：

当输入为0时，无论电路初态为何，次态均为状态“00”，即均复位；

当输入为1时，无论电路初态为何，在若干CLK的作用下，电路最终回到状态“10”。

5-3 已知同步时序电路如图(a)所示，其输入波形如图 (b)所示。试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。