阻抗知识培训

PCB的阻抗控制一：特性阻抗原理：什么样的线路才被定义为传输线了？在国际标准IPC-2141 3.4.4说明其原则“当信号在导线中传输时，若该导线长度大到信号波长的1/7，则该导线应被视做传输线。

如当某电磁波信号以时钟频率为900MHZ（GSM手机传输频率）在导线中传播时，则如果线路的长度大于：1/7波长=1C/7F=4.76CM时，该线路就被定义为传输线。

众所周知，直流电路中电流传输时遇到的阻力叫电阻，交流电路中电流遇到的阻力叫阻抗而高频（》400MHZ）电路中传输信号所遇到的阻力叫特性阻抗，在高频情况下，印制板上的传输信号铜导线可以被视为由一串等效电阻及一并连电感所组合而成的传导线路，而此等效电阻在高频分析时小到可以忽略不记，因此我们在对一个印制板的信号传输进行高频分析时，则只需考虑杂散分布之串联电感及并联电容的效应，我们可以得到以下公式；Z0=R+√L/C √≈√L/C （ Z0为特性阻抗值）关于特性阻抗，有以下几原则：1、在数字信号在板子上传输时，印制板线路的特性阻抗值必须与头尾元件的电子阻抗匹配，如果不匹配的话，所传送的信号能量将出现反射，散失，衰减，或延误，等现象，从而产生杂信，2、由于电子元件的电子阻抗越高时，其传输速率才越快，因而电路板的特性阻抗值也要随之提高，才能与之匹配，3、射频通信用的PCB，除强调 Z0外，有时更加强调板材本身具有低的 Er（介质常数）值及低的Df（介质损耗因子）值。

高频信号在介质中的传输速度为C/ Er,可知：Er越小，传输速度越快，这也是为何高频要用低介质常数的高频材料。

Df影响着信号在介质传输过程中的失真，Df越小，失真越小。

二：特性阻抗的常见形式和计算方法：在线路板的设计中，传输信号最常见的有4种单线布线和2种差分布线方式方式：以上四种单线传输信号布线方式的阻抗计算公式见下；（差分略）1、微带线：Z。

=87ln「5.98H/（0.8W+T）」Er+1.412、埋入式微带线Z。

=87ln「5.98H/（0.8W+T）」Er′=Er×exp（-1.55h/h′）Er′+1.413、带状线Z。

=60ln「1.9（2H+T）/（0.8W+T）」Er4、双带状线Z。

=80ln「1.9（2H+T）/（0.8W+T）」×「1-H/4（H+C+T）」Er以上公式中，Er-----印制板基材的介质常数W-----印这制板传输导线宽度T------印制板传输导线厚度H------印制板介质厚度印制板特性阻抗的控制与制程和材料的关系三：影响特性阻抗值的四大因素(单线，差分和差分线距还有关系）由以上公式可以得知：特性阻抗的影响因素主要有以下4点1、Z。

与板材介质常数Er的关系，Z。

和 Er的平方根成反比，影响比较小，但是，对与高频线路来说，Er是非常重要的从电磁波理论中的马克斯威尔公式可知，正玄波信号在介质中的传输速率（VS）与光速成正比，而与传输介质成反比，即：Vs=C/ Er由公式可知，要提高信号的传输速度，必须降低材料的介质常数，同时，要获得高的传输就必须采用高的特性阻抗值，而高的特性阻抗就必须选用低的介质常数，这也就是为什么高频线路板为何多采用PTFE，BT，PI等材料，应这些料具有低的Er值。

以下为几种常用板料的 Er值：2、Z。

与板材介质厚度的关系：介质层的厚度和 Z。

成正比，是影响特性阻抗的一个重要因素，因此，对于特性阻抗要求高的板，介质层厚度的均匀性是保证成功设计和制作特性阻抗线路板的关键一步，在设计中，应注意的是：随着导体走线密度的增加，其介质厚度的增加会引起电磁干扰的增加。

因此，对于高频线路和高数字线路的信号传输随着导体布线的增加，应减少介质厚度以消除或降低电磁干扰（EMI）带来的杂信或串扰问题，其出路只有降低 Er，才能有利于采用较薄的介质层厚度。

3、Z。

与线路厚度的关系铜箔厚度也是影响特性在阻抗值的一个重要因素，铜箔厚度越大，其特性阻抗值越小，但变化范围相对比较小的，同时，铜箔厚度的变化对线路有很大的影响，但厚度增加时，精细线路难以制作。

4、Z。

与线宽（W）的关系。

由公式可以看出，导线宽度越小，Z。

越大，与之成正比，导线宽度变化导致的Z。

值比导线厚度的变化对Z。

的影响来得更明显的得多，因此，改变和控制线宽是控制特性阻抗值和变化范围最根本的途径和方法。

制造细线路也是提高高频线路和高效数字线路Z。

的一个重要方法。

其次；绿油对特性阻抗值也有影响，绿油越厚，Z。

越小（其作用和铜厚差不多）四：特性阻抗的测量：一般性的量测方法，采TDR（Time Domain Reflectometry)的量测,就是使用“时域反射仪”。

前面介绍了部分阻抗类型的计算公式,但实际上,现在的阻抗都是用软件计算的,它更快捷,准确.本厂目前使用的是Polar 公司的测试仪器CITS500s测试范围:0-300ohm测试精度:1%---50ohm1.25%---75ohm1.5%---28\100ohm反射上升时间(Reflected Pulse Risetime): ≤200ps系统带宽:1.75GHz介电常数Er会随着工作的频率而变化,在一定范围内,频率越高,Er越小.附件I、附件II与附件III是三个板材供应商提供的芯板Er,可以查看在1MHz时的介电常数比在1GHz时大.1). 特性阻抗impedance在电路（含有组装的元件）两点间的传输波中的电压与电流的比值，即传输线的任一点对传输波产生的阻力。

它由电阻和电抗（由感抗和容抗组合）所组成。

在印制板中的特性阻抗取决于导线宽度和厚度、导线离接地面的距离，以及导线之间介质的介电常数（εr）。

2).阻抗匹配impedance match在电子电路中的信号传输，由电源输出起，希望在无能量损失条件下传输到接受端，而中间不发生任何信号反射，因此要求印制板中的阻抗(ZL)和电源端的阻抗(ZO)相等，即称之阻抗匹配。

阻抗不能匹配,则收到的信号失真.3).微带线 microstrip在印制板中导线平行于接地面，中间由介质隔开的一种传输线结构。

4).带状线 stripline在印制板中单一导线与两个平行地面平行，等距或不等距并由介质隔开而组成的一种传输线结五、阻抗类型①表面微波传输带(Surface Microstrip)②覆膜表面微波传输带(Coated Microstrip)单端③嵌入式微波传输带(Embedded Microstrip)④对称带状态(Symmetrical stripline)⑤偏移(不对称)带状线(Offset stripline)非共面阻抗⑥表面边缘耦合微波传输带(Edge-coupled Surface Microstrip)⑦覆膜边缘耦合微波传输带(Edge-coupled Coated Microstrip)差分⑧嵌入式边缘耦合微波传输带(Edge-coupled Embedded Microstrip)⑨对称边缘耦合带状态(Edge-coupled Symmetrical stripline)⑩偏移边缘耦合带状态(Edge-coupled Offset stripline)⑾对称宽边耦合带状态(Broadside-coupled stripline)⑿表面共面波导(Sueface coplanar line)⒀表面共面带(Coated coplanar line)⒁覆膜共面波导(Embeded coplanar line)共面覆膜共面带(Symmetrical coplanar stripline)⒂偏移共面带状线(Offset coplanar stripline)带有或不带接地层的所有上述结构共面阻抗表面共面波导表面共面带覆膜共面波导覆膜共面带差分共面嵌入式共面波导嵌入式共面带偏移共面带状线带有或不带接地层的所有上述结构下图中从左到右的15种类型,分别对应以上表格里的①~⒂名称.附件I是更详细的单个放大图示.共面阻抗的设计,与非共面的最大区别是旁边有线路或大铜条与接地孔连接,上图中的最后四个是共面阻抗的4种类型,线路连接见下图示六、阻抗条(Coupon)的设计1、方PAD“”------PTH外层对应PAD，且此PTH在内、外层只和相关屏蔽层相接通。

圆PAD“ ”------PTH外层对应PAD，且此PTH在内、外层只和相关层信号线相接通。

2、每个外层圆Pad及方Pad旁加上字体，表示信号线层或屏蔽层所在的层序，如1、2、 34、10、11分别代表信号层或屏蔽层在第一层、第二层、第三层、第十层、第十一层。

3、除了锣管位孔,其余的孔都作成PTH，相应加上方Pad或圆Pad。

4、当Wpnl上有一个以上的Coupon时，在线路层/丝印层加上不同的编号1、2、3、4等，以便测试、分析时作识别用。

5、每条Coupon的PTH孔孔径统一为φ1.00mm,并要加有2个锣管位孔φ1.60mm。

6、在要求管控的阻抗线较多或考虑生产排版需要时，可以采用单孔连接信号线的设计,见P4与P5图示 ,以节省设计位置.7、若Coupon设计在长度尺寸较小的范围时（有时客户会指定位置）,信号线可为转折形式(但要避免转直角走线方式且尽可能转弯半径大点),以保证信号线的总长度足够（同时参考第十点要求），但要保持信号线距离2.54mm以上。

见P8图8。

8、如无特别要求,信号线距旁边铜皮(Dummy Pattern)间隙5倍于到屏蔽层的最小距离mm。

对于非共面类型的阻抗Coupon,如果客户没有指定,在设计阻抗条时,信号线旁边的Dummy Pattern(长铜条或铜Pad与信号线的间距t,要≥5H(H是信号层到屏蔽层的绝缘厚度或最小厚度).以下举例说明.注:非共面类型的阻抗,旁边Dummy Pattern与铜皮间距不足5t时,阻抗会随着间距变少而变小,虽然别的条件都还没变.A BDA.对于Microstrip类型的,t=信号层到屏蔽层的绝缘厚度t=H t=H1B.对于Stripline类型的,t=信号层到两个屏蔽层的绝缘厚度H1与(H-H1-T)中小的那个.t=绝缘厚度 min.*差动阻抗同样处理注:不但是在同一层的信号线与Dummy Pattern的间距t要按以上的要求作,就是如下图的情形,L3有阻抗控制要求时,L3层的信号线与另一层中(图中是以L4为例)的Dummy Pattern的间距t也要按以上的要求作.而对于共面类型的阻抗,则由设计者(客户)规定间距,信号线与旁边铜条的间距本身就是共面类型阻抗的组成部分,不得客户同意,不能改动.为保证间距,所以旁边的铜线或大铜条也要振粗.9、单线或双线阻抗,各有2个或4个测试孔,一定要保证它们的孔心相对距离不变(见P),否则不能进行测试.为2.50mm）,钻孔大小0.8mm---1.30mm(指客来Design,若本厂设计参见第五点要求)。