一种通用无人机载SAR实时信号处理系统设计
- 格式:pdf
- 大小:503.18 KB
- 文档页数:3
第29卷第3期 航天电子对抗 29
一种通用无人机载SAR实时信号处理系统设计
竺红伟,梁之勇
(中国电子科技集团公司第三十八研究所,安徽舍肥230088)
摘要: 介绍一种通用型无人机载SAR实时信号处理系统设计以及实现算法流程。该系
统以ADSP—TS201为核心器件,多块DSP板卡并行处理,用高速串行总线进行通信,并在飞行
试验中获得实时处理图像,验证了系统设计的可靠性和算法的可行性。 ’ 关键词: 无人机载SAR;实时处理;串行总线
中图分类号: TN975;V279 文献标识码: A
The design of universal real—time signal processor
for UAV--borne SAR
Zhu Hongwei,Liang Zhiyong (No.38 Research Institute of CETC,Hefei 230088,Anhui,China) Abstract:The universal real-time signal processor and algorithm flow for UAV-borne SAR are introduced. This system uses multi-boards and serial bus for parallel processing based on ADSP—TS201.The real-time SAR images obtained in the flight test show the system is reliable and the algorithm is feasible. Key words:UAV-borne SAR;real-time processor;serial bus
0 引言
由于无人机侦察遥测系统能够进行战场前沿侵入
式侦察,在执行作战任务时无人员损伤、连续作战性 强,且无人机具有体积小、造价低、使用方便、对作战环
境要求低、战场生存能力强等优点,各国对无人机侦察
遥测系统作为军队战斗力倍增器的作用与地位及潜在 的军事价值取得了共识,从而为其迅速发展提供了强
大的动力。合成孔径雷达(SAR)可以在能见度极差 的气象条件下,获得类似于光学照相的高分辨率地面 目标图像,可全天时、全天候工作。近年来,无人机载
SAR在战场监视、敌情侦察和精确打击等方面表现出
色,已成为世界各国重点发展的无人机侦察装备。 实时信号处理系统可以在飞机飞行的过程中,利
用硬件设备和成像算法对原始回波进行处理,连续实
时成像,得到SAR图像,并利用图像压缩技术进行压
缩、通过无线链路下传到地面情报处理系统,可以实时 监测、及时了解无人机飞行状况并寻找感兴趣目标(区
域)进行相应处理。本文提出了一种基于ADSP-
收稿日期;2013—03—15;2013—05—15修回。 作者简介:竺红伟(1980一),男,工程师,主要研究方向为合成孔 径雷达信号处理与高速电路设计。 TS201处理芯片的通用无人机载SAR实时信号处理
系统设计。
1 系统组成
SAR的数据率高,存储时间长,运算量大,尤其是
大点数的FFT计算非常频繁,这就要求有很大的存储
容量和很高的运算速度。在现代工程实际中,DSP和
FPGA为信号处理主要器件,各有优缺点:FPGA对方
法简单和规则的运算来说有很高效率,但灵活性较差,
且在浮点处理时开销呈几何级增长;而DSP技术具有
灵活性强、开发周期短以及系统维护修改方便的特点。
目前的ADI公司、TI公司都推出了多款高性能DSP 处理器,尤其是ADI公司的Tiger SHARC系列高性
能浮点处理器,运算快、接口丰富、扩展能力强,很适合
SAR信号处理。本设计采用了ADSP-T¥201芯片,主 频高达600MHz,内部采用双运算模块,4条相互独立
的128位宽的内部数据总线,片内24Mbit的内部存储
器,并集成IO接口,包括14通道的DMA控制器,64
位宽的外部总线,有4个链路口和SDRAM接口[43。
SAR原始数据处理是按照每条距离线和方位线
进行处理的,每条“线处理”具有相对独立性,这样N
个DSP可以并行处理L/N条属于自己的方位线和距 30 航天电子对抗 2013(3)
离线(L是处理的距离向或方位向长度)。针对SAR
信号处理的这一特点,同时考虑到无人机对空间结构、
重量的限制要求,系统采用6U标准的1块接口板和3 块TS201信号处理板,系统如图1所示。
4 ̄4bit高速串行
光纤 ‘《一~ I R¥422 ■———— R¥232 ■——— TTL信号 时钟 鼍
≮
I 孳
篓
板3
^▲丰 奉 奉 / …一三:I_: 一………一 ……… … 一一…一…一…一..一~J 复位/BITE信号
图1信号处理系统框图
接口板主要负责信号处理系统对外的接口通信和 对内的数据管理,信号处理板完成成像处理功能。系 统设计采取一块接口板和多块信号处理板并行通信的 架构,任务功能清晰,可扩展性强,可根据处理需求增
减信号处理板卡数据量,具有很好的通用性。在本设 计中,采用的基于ADSP-TS201芯片的DSP板有光纤
和串口等接口,满足了系统接口要求,为减少板卡种 类,接口板和信号处理板为同一款基于ADSP—TS201
芯片的DSP板卡,只是在系统中承担不同的任务 功能。 接口板通过光纤接收AD的回波数据,速率可达 2.5Gbps;通过232串口和TTL信号接收监控系统的 控制命令,并将信号处理系统的BITE状态反馈给监 控;通过同步422接口将处理的成像结果发到载机的 无线收发设备,最终下传到地面情报处理系统。同时, 接口板和每块信号处理板通过一对双向的高速串行总 线点对点互联,每路的数据率可达2.5Gbps。接口板 通过串行总线实现对每块信号处理板的原始数据分发
和图像数据的接收,并通过TTL信号实现对信号处 理板的复位控制以及BITE监测。接口板实现了整个
系统的数据管理功能,对从AD系统接收的原始回波 数据进行数据缓存,提取参数并进行解译,判别系统工 作模式、采样深度等信息,并通过字头触发的方式实现 脉冲计数。工作模式决定了每块信号处理板处理的子
孔径大小或者方位脉冲数,接口板将收到的脉冲分发 到对应的信号处理板中,如成像处理根据分辨率要求
确定子孑L径脉冲数为M,则编号为OhM一1的脉冲分 发到第一块板卡,M~2M一1脉冲发到第二块板卡, 以此类推,从而实现多块板卡并行处理,对场景连续 成像。 系统采用的信号处理板卡为自主研发的基于 ADSP—TS201芯片的标准6U处理板卡,板卡的硬件 拓扑如图2所示。
TS201 I总线
总线 薹l l蚕1
易l 日j
T¥201
丰 连接I
图2 DSP板卡拓扑图
DSP板卡上有两个处理节点,每个处理节点有两
片主频600MHz的ADSP-TS201芯片,处理能力到
7.2GFLOPS;通过CPLD实现SDRAM接口的扩展
设计,每簇ADSP—TS201共享3GB的SDRAM存储
器,用于处理数据的缓存,总线时钟60MHz。板内的
两簇ADSP—TS201通过链路口互联,实现簇间通信,
而且每个TS201有一个链路口和FPGA(EP2SGX60一
F102014)连接,通信带宽最高可达1.2GB/s。板卡对
外的接口有两路前面板的光纤,每路光纤支持2.5Bb/s
的双向数据通信;j1、j2插座为64bits、33MHz/
66MHz标准CPCI总线,可用于主机的数据加载和状
态监测,CPCI总线的协议通过EP2S30F672内嵌的
IP核来实现,相比于传统的桥接芯片,采用IP核设计
提高了可靠性,并减小了PCB空间。J3插座有4对
双向的高速串行总线,每对的数据率可达2.5Gb/s,信
号处理板通过高速串行总线接收回波数据,并通过链 路口转发给ADSP—TS201进行处理,同时ADSP—
TS201的处理结果也通过串行总线发送到接口板。
.厂5插座上为自定义接口,有422串口、232串口以及
保留的双向LVTTL信号,用于慢速通信。
2算法选择
实时处理要求能实时地连续成像,因而要求在不 降低成像质量的前提下,尽量使算法简单、运算量小、
稳定性高。在所有的成像算法中,RD算法是相对比 较成熟的一种。与CS算法相比,它具有较小的运算 嘞 连~ ~
∞ 一
啦