CMOS反相器实验报告

实验一 基本门电路设计——电路仿真

一、实验内容：

完成CMOS 反相器的电路设计 完成CMOS 反相器的电路设计

实验目的

掌握基本门电路的设计方法 掌握基本门电路的设计方法

熟悉Cadence 的设计数据管理结构，以及定制设计的原理图输入、电路仿真、版图设计、版图验证工具的使用

二、实验目的：基于csmc05工艺，完成一个具有逻辑反相功能的电路

设计要求： 设计要求：

1.反相器的逻辑阈值在Vdd/2附近，即噪声容限最大

2.反相器的版图高度限制为24微米，电源和地线宽度各为2微米

3.反相器宽度限制为mos 器件不折栅

4.为了给顶层设计留出更多的布线资源，版图中只能使用金属1和多晶硅作为互连线，输入，输出和电源、地线等pin脚必须使用金属1

5.版图满足设计规则要求，并通过LVS 检查

三、设计过程：

启动icfb

1.建立自己的设计库

2.用Virtuoso Schematic Composer 画电路图

3. 在Analog Design Environment中进行电路仿真

4. 用Virtuoso （XL）Layout Editer 画版图

5. 利用diva 工具进行DRC检查，用dracula进行DRC和LVS验证。

四、实验步骤

1.Cadence软件操作步骤：

（1）.点击桌面虚拟机快捷方式图标；

（2）.打开虚拟机（存放路径：F:\cadence）；

（3）.启动虚拟机

（4）.单击右键，Open Teminal,弹出终端对话框，输入Cadence启动命令 icfb&(&是后台运行的意思)。

2.. 新建一个库

建立自己的Design Lib

第一步：

CIW-> Tools-Library manager

第二步：File-New

弹出“New Library ”对话框，在“Name” 项填写要建的design lib的名字，这里是“lesson1” ，选择“Attach to an existing techfile”

CMOS集成逻辑门的逻辑功能与参数测试实验报告

实验目的：

1.了解CMOS集成逻辑门的逻辑功能和参数；

2.掌握用示波器测试CMOS集成逻辑门的方法；

3.了解逻辑门的工作特性。

实验仪器和器材：

1.CMOS集成逻辑门芯片；

2.示波器；

3.线路连接线；

4.双电源供电器。

实验原理：

实验过程：

1.将CMOS集成逻辑门芯片插入实验台上提供的插槽中，并确保插入位置正确；

2.将线路连接线分别连接到CMOS集成逻辑门芯片的输入端和输出端，并另一端连接至示波器的输入端；

3.将双电源供电器的正极和负极分别连接到CMOS集成逻辑门芯片的VDD和VSS端；

4.启动双电源供电器，并将VDD设置为高电平（一般为5V），VSS设置为低电平（一般为0V）； 5.依次测试CMOS集成逻辑门芯片中的各个逻辑门的功能和参数，将输入信号引至对应的输入端，并利用示波器观察输出信号的波形。

实验数据：

以CMOS集成逻辑门中的与门（AND gate）为例，测试其逻辑功能和参数。

逻辑功能测试：

根据与门的真值表，输入A、B两个信号，输出结果与输入信号直接相与的结果一致。

参数测试：

1.高电平输出电压（VOH）：在输入信号全为高电平的情况下，测量输出信号的高电平电压值。一般要求VOH>4.5V。

2.低电平输出电压（VOL）：在输入信号全为低电平的情况下，测量输出信号的低电平电压值。一般要求VOL<0.5V。

3.高电平输入电压（VIH）：测量输入信号被识别为高电平的最小电压值。一般要求VIH>3.5V。

4.低电平输入电压（VIL）：测量输入信号被识别为低电平的最大电压值。一般要求VIL<1.5V。

5.高电平供电电压（VDD）：测量供电电压的高电平值。

6.低电平供电电压（VSS）：测量供电电压的低电平值。

实验结果： 根据实验测量数据，以及对比逻辑功能和参数测试的要求，可以得出实验结果。

结论：

CMOS集成逻辑门具有低功耗、高DV/DDP性能以及防静电能力强等优点。通过本次实验，我们了解和掌握了CMOS集成逻辑门的逻辑功能和参数测试方法，并对逻辑门的工作特性有了更深入的了解。同时，我们也了解到正确使用和测试CMOS集成逻辑门的必要性和重要性。

集成电路设计综合实验报告

班级：微电子学1201班

姓名：

学号：

日期：2016年元月13日

集成电路设计综合实验

1

一.实验目的

1、培养从版图提取电路的能力

2、学习版图设计的方法和技巧

3、复习和巩固基本的数字单元电路设计

4、学习并掌握集成电路设计流程

二.实验内容

1. 反向提取给定电路模块（如下图所示），要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。

2. 设计一个CMOS结构的二选一选择器。

（1）根据二选一选择器功能，分析其逻辑关系。

（2）根据其逻辑关系，构建CMOS结构的电路图。

（3）利用EDA工具画出其相应版图。

（4）利用几何设计规则文件进行在线DRC验证并修改版图。

三.实验原理

1. 反向提取给定电路模块

方法一:直接将版图整体提取（如下图）。其缺点：过程繁杂,所提取的电路不够直观,不易集成电路设计综合实验

2

很快分析出其电路原理及实现功能。

直接提取的整体电路结构图

方法二：将版图作模块化提取，所提取的各个模块再生成symbol，最后将symbol按版图连接方式组合成完整电路结构（如下图）。其优点：使电路结构更简洁直观、结构严谨、层次清晰，更易于分析其原理及所实现的功能。

CMOS反相器模块CMOS反相器的symbol

CMOS传输门模块 CMOS传输门的symbol 集成电路设计综合实验

3

CMOS三态门模块 CMOS三态门的symbol

CMOS与非门模块 CMOS与非门的symbol

各模块symbol按版图连接方式组合而成的整体电路

经分析可知，其为一个带使能端的D锁存器，逻辑功能如下: 集成电路设计综合实验

4

①当A=1，CP=0时，Q=D，Q—=D—；

反相器的瞬态分析和直流分析

班 级： 电信08-3班

姓 名： 李 洋

学 号： 0806110312

指导教师： 张沛泓

成 绩：

VLSI实验报告

电子与信息工程学院

信息与通信工程系 实验目的

在实验二，己经了解到使用S-Edit绘制电路图的方法，但是，要分析所绘制的电路图的功能是否达到原来预计的效果，则需要进一步使用电路分析软件来验证其功能，而在Tanner中，这种电路分析软件即为T-Spice。所以，在本章中将以实验二的反相器电路为例，经适当修改并输出成SPICE文件后，利用T-Spice来进行反相器瞬时分析，并以详细的步骤来引导学生学习T-Spice的基本功能。

实验原理

近些年来，集成电路设计技术发展迅速，促使半导体技术不断地发展，半导体技术在进入将整个系统整合在单一晶片上的时代，许多设计公司正在积极开发各种IP或更先进的soc产品。而设计人才的培养，需要依托于学校，现在各大专院校、研究所都已设置VLSI相关课程，培训流程及设计方面的人才。超大规模集成电路设计必须借助于计算机辅助设计软件，并遵循各项流程规则及参数规定。大部分的超大规模集成电路设计软件是在工作站上执行的，虽然功能强大，但是价格昂贵，不利于初学者学习使用。日前，在PC机上开发了Tanner Tools Pro工具，它可以提供完整的电路设计环境，帮助初学者进入VLSI设计领域。

Tanner Tools Pro工具非常适合初学者学习，它从电路图设计、电路分析仿真到电路布局环境一应俱全。本试验教程针对VLSI设计实习课程设计了多个实验。

反相器是一种最基本的逻辑电路，根据其所使用的逻辑电路类型的不同而具有不同的形式，

实验步骤

操作流程：以S-Edit编辑反相器模块---输出成SPICE文件---进入T-Spice ---加载包含文件---电源设定---输入设定---分析设定---输出设定---执行仿真---显示结果。