计算机科学２００８Ｖ０１．３５ＮＱ．４Ｂ
基于千兆以太网的高速数据采集系统设计
吕小平向健勇黄河清唐小峰
（西安电子科技大学技术物理学院西安７１００７１）
摘要以电缆局部放电检测系统为例，介绍了一种基于千兆以太网的高速数据采集系统的设计与实现。本文分另４
从总体设计、硬件实现和软件设计三个方面进行描述，着重介绍了系统重点环节信号的接收、数据的缓存和网络传输，
其中接收部分主要由高速ＡＤＣ完成，数据的缓存主要由大容量ＳＤＲＡＭ和ＦＰＧＡ实现，网络传输采用千兆以太网。
关键词千兆以太网，高速数据采集，ＦＰＧＡ
１引言
在工业控制、质量检测、虚拟仪器等场合，都需要采集数
据并传输到上位机做分析处理。在传输数据时，有各种各样
的传输协议。传统的ＲＳ２３２总线、ＲＳ４８５总线、ＣＡＮ总线传
输距离远，但是其最大传输速度分别为１２．８Ｍｂｐｓ，１０Ｍｂｐｓ
和１Ｍｂｐｓ，无法满足数据高速传输的需要。常用的ＵＳＢ接口
和１３９４接口传输速度高，但是其理论传输距离分别只有５ｍ
和１０ｍ，无法满足工业现场对远距离传输的要求。为解决传
输距离与传输速度之间的矛盾，设计了一种基于千兆以太网
的高速数据采集系统。
２系统总体设计方案
在电缆局部放电检测系统中，需要采集因电缆局部放电
而产生的高速脉冲信号并高速远距离传输给上位机做分析处
理。系统由工控机、千兆以太网交换机和数据采集卡三部分
构成。图１为本系统总体设计框图。工控机
≤≥
千兆以太网交换机
图ｌ系统总体设计
工控机作为上位机控制整个系统，通过向各个数据采集
卡发送命令和各种采集参数控制采集卡的工作方式；对从数
据采集卡传输上来的高速脉冲信号做分析处理，实现对放电
量、放电相位、放电次数等各种局部放电参数的检测；并显示
工频周期放电图、二维及三维放电谱图。千兆以太网交换机
用于工控机和多个数据采集卡交换数据。根据需要，可以通
过交换机的级连从而增加采集卡的数量。数据采集卡安放在
被检测电缆旁，被检测电缆每隔５００米设置一个节点，每个节
点两侧各放置３个采集卡对三相放电高速脉冲信号进行采
集。系统以千兆以太网为中心，通过增加采集卡的数量，可以
增大现场检测范围。
数据采集卡使用双通道高速并行采集脉冲信号、以ＵＩ）Ｐ／碑协议与工控机进行数据通信。图２为数据采集卡的
原理框图。
臣堕口
图２采集卡原理框图叫
ＦＰＧＡ是数据采集卡的核心，接收上位机的命令，完成对
输入信号的接收，缓存并从缓存中取出数据发送给网络模块。
网络模块承接上位机与ＦＰＧＡ，采用千兆以太网传输技术，是
数据采集卡的关键。
３信号的接收
系统采用宽频带检测技术，应用双传感器定向耦合脉冲
信号，要求数据采集卡实现双通道高速同步采集、双通道同步
偏差不超过５ｎｓ。由于待采集的放电脉冲信号的最高频率可
达３０ＭＨＺ，根据采样定理和实际经验，采集卡的模数转换器
采样率须达到ＩＯＯＭＳＰＳ，才能很好地对信号进行复原和检
测。为满足这种要求，模数转换器采用２片ＡＤ９４３３。
ＡＤ９４３３是模拟器件公司生产的一种１２位单片采样Ａ／Ｄ转
换器。它具有片上跟踪／保持电路，转换速率高达１２５ＭＳＰＳ。
对于许多应用场合，不需要外部基准和驱动元件。用户可以
选择片上专有电路，可以极好地优化无杂散噪声动态范围
（ＳＦＤＲ）。编码时钟支持差分或单端输入，输出为二进制或二
进制的补码格式。
Ａ／Ｄ转换器对用户提供的取样时钟都十分敏感，跟踪保
持电路实质上是一个混频器，任何的噪声、失真或者时钟的抖
动都很影响Ａ／Ｄ输出的信号。由于这个原因，对ＡＤ９４３３的
时钟信号输入的设计必须相当重视。ＦＰＧＡ的输入时钟源为
２４Ｍ，经过内部锁相环倍频后，由ＰＬＬ专用输出管脚输出为
ＡＤ９４３３提供干净的时钟源。
由于是高速模数混合电路，在设计印刷电路板时，布局布
线是很讲究的，应遵循以下原则：
吕小平硕士研究生，主要研究方向为高速数据采集、图像信号处理、嵌入式系统等；向健勇副教授，硕士生导师，研究方向为红外系统、图像信号处理等；黄河清硕士研究生，主要研究方向为电磁环境检测与分析、电子系统的电磁兼容。
・２４７・（１）为减小数字电路的干扰，应将模拟电路和数字电路分开布局；
（２）对于时钟线、差分线等对干扰很敏感的信号线走线时
必须使用３Ｗ原则；
（３）对于高速信号线要考虑传输线效应，注意阻抗匹配；
（４）信号线走线时要尽可能减少电流环路的面积，以避免
形成大的环状天线；
（５）电路板只采用一个参考平面，避免形成偶极天线；
（６）为减小信号线上的分布电阻、电容和电感，应尽量缩
短走线长度和增大导线间的距离。
４数据的缓存
每个ＡＤ需要连续采集１６Ｍ×１２ｂｉｔ的数据传输给上位机
软件进行分析计算，２片ＡＤ同部采集的数据量共４８ＭＢｙｔｅ。
在ＡＤ前端１００Ｍ高速采样率下，为使如此大量数据无误传
输，数据缓存设计非常必要。
图３为缓存部分设计原理图。主控芯片ＦＰＧＡ选用
ＡＬＴＥＲＡ的ＥＰｌＣｌ２Ｑ２４０，片上带有２个专用的ＰＬＬ，１２０６０
个ＬＥ，内部ＲＡＭ资源多达２３９６１６ｂｉｔ。在市场上存在多类
存储器，包括静态随机存储器ＳＲＡＭ，同步动态随机存储器
ＳＤＲＡＭ，双倍速率ＳＤＲＡＭ（ＤＤＲＳＤＲＡＭ）等。由于ＳＲＡＭ
容量小，ＤＤＲＳＤＲＡＭ控制复杂，系统选用２片ＩＳ４２ｓ３２８００
作缓存芯片，一片ＳＤＲＡＭ缓存一个通道的数据。
ＩＳ４２：５３２８００是一片８Ｍ×３２ｂｉｔ的ＳＤＲＡＭ，最高工作频率为
１６６Ｍ，３．３Ｖ供电。它包含以下几个操作：初始化操作、读出
数据操作、写入数据操作、刷新操作。
图３缓存原理图
程序设计时，在ＦＰＧＡ内部开辟４个５１２×１２位的双口Ｒ—蝴暂存高速数据进行乒乓操作。ＦＰＧＡ把ＡＤ输出的数
据写入到乒ＲＡＭ中的同时，又把乓ＲＡＭ中的数据读出写
入到ＳＤＲＡＭ，这样前端的数据流便不会中断，提高了数据传
输速度。ＡＤ采样频率为１００ＭＳＰＳ，为使ＳＤＲＡＭ能无误存
储数据，则ＳＤＲＡＭ必须在ＩＯＯＭＨＺ的时钟频率下工作。这
对ＦＰＧＡ的时序设计和ＰＣＢ的设计是一个考验，为了使系统
能够更加稳定地工作，对ＳＤＲＡＭ的控制采用了降频设计技
术。ＦＰＧＡ把１２ｂｉｔ的ＡＤ输出数据转化成２４ｂｉｔ的数据输出给ＳＤＲＡＭ，这样ＳＤＲＡＭ只需工作在５０ＭＨＺ的时钟频率下
就能无误存取数据，大大提高了系统的稳定性。
５网络传输
以太网技术是当今应用最为广泛的网络技术。千兆以太
网技术继承了以往以太网技术的许多优点，同时又具有许多
新的特性，例如传输介质包括光纤和铜缆，使用８Ｂ／ｌＯＢ的编
・２４８・解码方案，采用载波扩展和分组突发技术等。将千兆以太网
应用到高速数据采集系统中是一个趋势。
图４是网络传输模块原理图。数据链路层芯片
ＡＸ８８１８０是台湾ＡＳＩＸ公司推出的一款高性能低成本的
Ｎｏｎ－ＰＣＩ千兆以太网控制器，符合ＩＥＥＥＳ０２．３／ＩＥＥＥ８０２．３ｕ／
ＩＥＥＥ８０２．３ａｂ协议，适用于多种需要高速接入网络的嵌入式
系统。Ａｘ８８１８０内置１０／１００／１０００Ｍｂ／ｓ以太网媒体存取控
制器（ＭＡＣ）；内置主机接口控制器，可以与１６／３２位主机方
便连接，寻址方式与ＳＲＡＭ相同；内置４０ＫＢ的ＳＲＡＭ网络
封包缓存器，其中３２ｋＢ用于从ＰＨＹ接收数据包，８ＫＢ用于
主机发送数据包到ＰＨＹ，可以用高效方式进行封包的存储、
检索与修改；内置２５６字节的配置寄存器，用于主机控制和参
数设置。物理层芯片采用８８Ｅ１１１１。ＡＸ８８１８０与８８Ｅ１１１１之
间采用ＲＧＭＩＩ接口方式互连，负责数据传送底层协议的实
现。
ｒ？ｌｒ一…］一１ｒ———］ｒ——］ＦＰＧＡ｝乙Ｙ｛ＡＸ８８１８０｝爿１８８Ｅ１１１１悼｛变瓜器｝拦｛Ｊｕ４５｝Ｌ－…．。—．…ｌ一．——。Ｌ——．－一Ｉ
图４网络传输原理图
ＵＤＰ和ＴＣＰ协议都属于ＯＳＩ（开放系统互连）参考模型
的传输层协议。虽然ＴＣＰ协议中植入了各种安全保障功能，
但是在实际执行的过程中会占用大量的系统开销，无疑使速
度受到严重的影响。反观ＵＤＰ由于排除了信息可靠传递机
制，将安全和排序等功能移交给上层应用来完成，极大降低了
执行时间，使速度得到了保证，包括网络视频会议系统在内的
众多的客户／Ｎ务器模式的网络应用都使用ＵＤＰ协议。为达
到高速传输的目的，系统采用ＵＤＰ／ｈｏ协议，并使用ＦＰＧＡ
实现。为了便于上位机对采集卡进行管理，ＦＰＧＡ根据上位
机的要求，修改采集卡的ＩＰ地址，并把ＩＰ地址存储到ＥＥＰ－
ＲＯＭ中。
结束语本系统把高速数据采集技术和千兆以太网技术
有机结合起来，实现了数据高速采集并远距离高速传输功能。
由于系统工作在复杂电磁环境中，在设计ＰＣＢ时就考虑了
ＥＭＩ和ＥＭＣ等问题，系统抗干扰能力强。经过验证，采集卡
接收到上位机的采集命令后，实现了双通道同时采、每通道
１００ＭＳＰＳ的采集速度；采集数据完毕后，采集卡向上位机的
数据传输速度可达３００Ｍｂｉｔ／Ｓ。在交换机上随意增加采集卡
的数量，系统能正常工作。
参考文献
Ｄ３刘书明，刘斌．高性能模数与数模转换器件Ｉ－Ｍ］．西安电子科技大学出版社，２０００［２］ＲｉｃｈＳｅｉｆｅｒｒ．千兆以太网技术应用［Ｍ］．机械工业出版社，２０００
［３］ＳｔｅｖｅｎＷＲＴＣＰ／ＩＰ详解［Ｍ］．机械工业出版社，２０００
［４］顾海洲，马双五．ＰＣＢ电磁兼容技术・设计与实践［Ｍ］．清华大学出版社，２００４［５３唐林波，赵宝军，韩月秋．超高速数据采集与处理系统的设计及
应用［Ｊ］．系统工程与电子应用，２００５，２７Ｅ６３孙彩云，赵远东，高超．基于Ｉｎｔｅｒｎｅｔ的远程数据采集系统设计
与实现［Ｊ］．微计算机信息，２００７，２３
