数字电子技术基础7半导体存储器

图7.2.4 熔丝型PROM的存储单元
9
图7.2.5 PROM管的结构原理图
编程时首先输入地址代码， 找出要写入0的单元地址
然后使VCC和选中的字线提 高到编程所要求的高电平， 同时在编程单元的位线上加 入编程脉冲（幅度约为20v,持 续时间约为十几微秒），写入 放大器AW的输出为低电平，有 较大的脉冲电流流过熔丝，将 其熔断。正常时读出放大器AR 输出的高电平不足以使DZ导 通，AW不工作。
若A1、A0为输入逻辑变量，D0-D3为输出逻辑变量，
则D0-D3就是A1、A0的组合逻辑函数
32
[例7.5.1]试用ROM设计一个八段字符显示的译码器，真值表如下
输入
D C BA
0000 0001 0010
0011 0100 0101 0110 0111
1000 1001 1010
1011 1100 1101 1110 1111
101 001 011
011 111 111 111 001
111 111
010
110 010 010 110 110
字型
a
f
b
e gch d
33
由真值表可见，应取输入地址为4位、输出数据为8位的 ROM来实现译码电路
图7.5.1 例7.5.1的电路
34
[例7.5.2]试用ROM产生如下的一组多输出逻辑函数
图7.3.3 六管NMOS静态存储单2元5
由于CMOS电路具有微功耗的特点，所以尽管它的制造工艺比NMOS 电路复杂，但在大容量的静态存储器中几乎都用CMOS存储单元
CMOS静态存储单元的电路
T2、T4改用P沟道增强型MOS管
优点：
图7.3.4 六管CMOS静态存储单元

3
一、ROM的基本结构 的基本结构
A0 A1 W0 W1 存储矩阵 2 N× M … W 2N-2 W 2N-1
N位地址输入 位地址输入
A N-2 A N-1
地 址 译 码 器
…
输出缓冲器 控制信号输入 控制信号输入
D 0 D1
M位数据输出 位数据输出
4
…
... D M-1
ROM的存储单元可以用二极管构成，也可以用双极型 的存储单元可以用二极管构成， 的存储单元可以用二极管构成 三极管或MOS管构成。 管构成。 三极管或 管构成 存储器的容量用存储单元的数目来表示，写成： 存储器的容量用存储单元的数目来表示，写成：字数 位数。存储矩阵有2 个字，每个字的字长为m， ×位数。存储矩阵有 n个字，每个字的字长为 ，整个存储 器的存储容量为2 器的存储容量为 n×m位。 存储容量也习惯用 位 存储容量也习惯用K(1K=1024) 为单位来表示，例如1 × 、 × 和 的存储器， 为单位来表示，例如 K×4、2K×8和64K×1的存储器， × 的存储器 其容量分别是1024×4 位、2048×8位和 位和65536×1位。 其容量分别是 × × 位和 × 位 输出缓冲器是ROM的数据读出电路，通常用三态门构 的数据读出电路， 输出缓冲器是 的数据读出电路 它不仅可以实现对输出数据的三态控制， 成 ， 它不仅可以实现对输出数据的三态控制 ， 以便与系统 总线联接， 还可以提高存储器的带负载能力。 总线联接， 还可以提高存储器的带负载能力。
1
半导体存储器的分类： 半导体存储器的分类： 储器的分类
静态随机存储器 (SRAM) 随机存储器 (RAM) 半导体存储器 只读存储器 (ROM) 可编程ROM 可编程 动态随机存储器 (DRAM) 固定ROM 固定

不同的存储器芯片，其存储容量是不同的。例如某
一半导体存储器芯片，共有4K个存储单元，每个单元 存储8位二进制信息，则该芯片的存储容量是4K×8bits 或4K字节，简称4KB。
字节数
存
（4K个字节数）
储
器
……
存储单元总数=字数×位数(字长)
字节长B
=4K× 8bits
（一个字节8bits）
7.2 顺序存取存储器（SAM）
11
位 线
...
位 线
31 0
31 1
.
.
.
.
.
.
Y0
Y1
列译 码 器
...
0 31
1 31
位 线
...
位 线
31 31
.
Y31
A5
A6
A7
A8
A9
地 址输 入
7.3.1 RAM的结构
存储器存储矩阵结构
32根行地 址选择线
A4
行 X0
A3
地 X1 址·
A2
译·
A1 A0
码· 器 X31
A5
A6
A7
(1) 循环刷新 I0 (2) 边写边读
(3) 只读不写，数据刷新 I1
G20
& ≥1
&
G30
G21
& ≥1
&
G31
1024位动态移存器
CP
CP
1024位动态移存器
CP
CP
G40
&
O0
G41
&
O1
··· ···
··· ···
I7 G1 &

VCC D C B A A3 A2 A1 A0 ROM CS OE D1 D2 D3 D4 D5 D6 D7 a b c d e f g e d c f g a b
1001地址单元的 内容对应7段数码9 R O M
0 0 0 1 1 1
CS OE
1 1 1
13
RAM的电路结构与工作原理
——SRAM存储单元
24
RAM存储器的特点比较
• • • • •
SRAM 使用灵活方便，易控制 速度快 数据的易失性，断电后 不能保存 使用较多的晶体管 /MOS管，电路复杂， 集成度相对低 功耗大
• • • • •
DRAM 控制复杂，需刷新控制 速度慢 数据的易失性，断电后 不能保存 使用较少的晶体管 /MOS管，电路简单， 集成度相对高 功耗小
• •
可编程触发器的输出与I/O脚相连，把结果输出到芯片管脚 以上步骤都是由软件自动完成，不需要人为干预
– 对于复杂电路，一个宏单元不能实现时需要通过并联扩展项和共享扩展项将多个宏单 元相连，宏单元的输出也可以连接到可编程连线阵列，再做为另一个宏单元的输入
27
A3
A2
A1
A0
* * * * ** ** ** ** ** ** ** ** * * * * ** ** ** ** ** ** ** ** * * * * * * * * * ** ** ** ** * * * * * * ** ** ** ** *
– 时钟信号CLK由I/O脚输入后进入芯片内部时钟专用通道，直接连接到触发器 的时钟端
• 可编程触发器的输出与I/O脚相连，把结果输出到芯片管脚 • 以上步骤都是由软件自动完成，不需要人为干预
– 对于一个LUT无法完成的的电路，就需要通过进位逻辑将多个单元相连，这 样FPGA就可以实现复杂的逻辑