最新7半导体存储器

联机外存储器 脱机外存储器
两大类——内存、外存
• 内存——存放当前运行的程序和数据。
– 特点：快，容量小，随机存取，CPU可直接访问。 – 通常由半导体存储器构成 – RAM、ROM
• 外存——存放非当前使用的程序和数据。
– 特点：慢，容量大，顺序存取/块存取。需调入内存后 CPU才能访问。 – 通常由磁、光存储器构成，也可以由半导体存储器构成 – 磁盘、磁带、CD-ROM、DVD-ROM、固态盘
16
读0过程
17
写入数据1的过程
18
写0过程
19
2、存储器芯片的基本组成
20
三、存储器与系统的连接
1、数据线、地址线和控制线的连接

存储芯片通过地址线、数据线和控制线与外部连接。 地址线是单向输入的，其数目与芯片容量有关。CPU发 出的地址信号，部分使芯片的片选端有效，称为“片 选”，部分再选中芯片内部的存储单元实现“字选”。 如容量为1024×4时，地址线有10根。

8
2.常用半导体存储器的特点
（1）静态存储器SRAM




用双稳态触发器存储信息。 速度快（<5ns），不需刷新，外围电路比较简单， 但集成度低（存储容量小，约1Mbit/片），功耗 大。 在PC机中，SRAM被广泛地用作高速缓冲存储Cache。 典型SRAM芯片:CMOS RAM芯片6264(8K*8)
14
二、存储器芯片的基本组成
1、基本存储电路 静态存储器SRAM存储原理：双稳态触发器保存信 息。 T1 通，T2 止存0 ；T1 止，T2 通存1 ； 保持信息时，不送地址信号； 读出：送地址，发读命令； 写入：送地址，送数据发写命令。

（a）
图6-8
（b）
3．快闪存储器(Flash Memory)
而且浮置栅一源区间的电容要比浮置栅一控制栅间的电容小得多 。 当控制栅和源极间加上电压时,大部分电压都将降在浮置栅与源极 之间的电容上。 快闪存储器的存储单元就是用这样一只单管组成的，如图6-8(b)所 示。
（a）
图6-8
（b）
半导体存储器的技术指标
存取容量：表示存储器存放二进制信息的多少。二值 信息以字的形式出现。一个字包含若干位。一个字的 位数称做字长。
例如，16位构成一个字，那么该字的字长为16位。一个存储 单元只能存放一个一位二值代码，即只能存一个0或者一个1。 这样，要存储字长为16的一个字，就需要16个存储单元。若 存储器能够存储1024个字，就得有1024×16个存储单元。 通常，用存储器的存储单元个数表示存储器的存储容量，即 存储容量表示存储器存放二进制信息的多少。存储容量应表 示为字数乘以位数。 例如，某存储器能存储1024个字 ，每个字4位，那它的存储容 量就为1024×4=4096，即该存储器有4096个存储单元。 存储器写入（存）或者读出（取）时，每次只能写入或读出 一个字。若字长为8位，每次必须选中8个存储单元。 选中哪些存储单元，由地址译码器的输出来决定。即由地址 码来决定。地址码的位数n与字数之间存在2n=字数的关系。 如果某存储器有十个地址输入端，那它就能存210=1024个字。
[例6-1]
[例6-1]
根据表6-2可以写出Y的表达式： Y7=∑（12，13，14，15） Y6=∑（8，9，10，11，14，15） Y5=∑（6，7，10，11，13，15） Y4=∑（4，5，7，9，11，12） Y3=∑（3，5，11，13） Y2=∑（2，6，10，14） Y1=0 Y0=∑（1，3，5，7，9，11，13，15 ） 根据上述表达式可画出ROM存储点阵如图6-9所示。

Q* = D
01 0
3 状态转换图
10 1 11 1
2017-9-3
第五章 半导体存储电路
30
§5.3 触发器
五、不同逻辑功能的触发器间的转换 z将 JK 触发器用作 SR、T 触发器
2017-9-3
第五章 半导体存储电路
31
§5.3 触发器
六、触发器的电路结构和逻辑功能、触发方式的关系 1 电路结构和逻辑功能 触发器的电路结构和逻辑功能之间不存在固定的对应关系。 z两个电平触发D触发器构成的边沿触发JK触发，"从"置0
(3)若J = K = 0则CLK = 1时，
⎧Q ⎩⎨Q
= =
10,,"主"保持
⇒
CLK
=
0后，"从"保持
(4)若J = K = 1则CLK = 1时，
⎧若Q = 1,则"主"置0, ⎩⎨若Q = 0,则"主"置1,
⇒ CLK = 0后，"从"= (Q)′
2017-9-3
Q* = D = ((J + Q)′ + KQ)′ = JQ′ + K′Q
2017-9-3
第五章 半导体存储电路
32
§5.3 触发器
2 电路结构和触发方式 电路的触发方式是由电路结构决定的，即电路结构形式与触发 方式之间有固定的对应关系。 ¾凡是采用同步SR结构的触发器，一定是电平触发方式； ¾凡是采用两个电平触发D触发器结构、维持阻塞结构或者 利用门电路传输延迟时间结构组成的触发器，一定是边沿触 发方式。 ¾凡是采用主从SR结构的触发器，一定是脉冲触发方式；
按存储数据的原理：静态触发器和动态触发器

Y2
Y3
Y4
上页
下页
返回
RAM (2)
RAM (3) RAM (4)
11 00000000 ~ 11 11111111 (768) (1023)
上页
24
下页
返回
第一节 只读存储器
三、用存储器实现组合逻辑函数
一个ROM的数据表
A1 A0 D0 D1 D2 D3
A1 A0 D0 D1 D2 D3
0 0 0 1
0 1 1 0
0 1
解：将输出函数展开成标准与-或表达式：
Y1 Y2 Y3 Y 4 A BCD ABCD AB CD AB CDY1 m2 m3 m6 m7 ABCD ABCD ABCD ABCD Y2 m6 m7 m10 m14 ABCD ABC D Y3 m4 m14 Y m m A BCD ABCD 2 15 4
上页
26
下页
返回
第一节 只读存储器
三、用存储器实现组合逻辑函数
[例7.5.1] 试用ROM产生如下的一组多输出逻辑函数。
Y1 Y2 Y3 Y 4 A BC ABC ABCD BCD ABCD ABCD ABC D A BCD ABCD
A0


A0

W0 W1 W2 W3
D3 W1 W3 A0
ROM中的数据表
d3
d2 d1
d0



D3
地 址 0 0 1 1 0 1 0 1 0 1 0 1
数 1 0 1 1
据
D2