南京理工大学数字电路课件首页
- 格式:ppt
- 大小:785.50 KB
- 文档页数:18


数字逻辑电路实验实验报告学院:电子工程与光电技术学院班号:9171040G06姓名:徐延宾学号:9171040G0633实验编号:0259指导教师:花汉兵2019年5月3日目录1实验目的32实验要求32.1实验内容 (3)3实验原理3 4实验仪器65实验步骤65.1测试74LS161四位二进制计数器逻辑功能 (6)5.2设计计数器 (6)5.3测试CD4518BCD码计数器逻辑功能 (8)5.4绘制CD4518BCD码计数器的工作波形 (8)6实验总结9参考文献9实验3任意进制计数器设计1实验目的掌握任意进制计数器的逻辑功能及应用。
2实验要求实现模16内任意区间电路设计与十进制计数器工作波形绘制。
2.1实验内容1.按照表格3测试74LS161四位二进制计数器逻辑功能。
2.用74LS161四位二进制计数器设计完成0→1→2→3→4→5→6→B→C→D→0区间计数器。
3.按照表5测试CD4518BCD码计数器逻辑功能。
4.绘制CD4518BCD码计数器的工作波形(EN为时钟脉冲输入端)3实验原理1.74LS161四位二进制同步加法计数器逻辑功能如图1与引脚布局图如图2。
图1:74LS161四位二进制同步加法计数器逻辑图图2:74LS161引脚布局图图3:74LS161逻辑功能图CP:计数器脉冲输入端,上升沿触发。
Cr:异步清零端(复位端),低电平有效。
A,B,C,D:预置数并入数据输入端。
LD:同步预置数据控制端,低电平有效。
当控制端有效时,在时钟脉冲作用下,一次性将并入口数据送到输出端。
S1,S0:工作状态使能端,当S1S0=0时,计数器处于保持状态。
S1S0=1,计数器处于加法状态。
Q D,Q C,Q B,Q A:计数器四位输出端。
Q CC:进位输出端,当Q D·Q C·Q B·Q A·S1=1时,Q CC端输出高电平。
2.双四位同步BCD码加法计数器CD4518逻辑图与引脚布局图:图4:CD4518逻辑图与引脚布局图图5:CD4518逻辑功能图Cr:异步清零端(复位端),高电平有效。