推荐-FPGA技术的数字存储示波器设计 精品

  • 格式:doc
  • 大小:1.35 MB
  • 文档页数:47

下载文档原格式

  / 47
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

(毕业)

系别:电子与电气工程学院

专业:电子信息工程技术

班级:

学生姓名:

学生学号:

设计()题目:基于FPGA技术的数字存储示波器设计指导教师:

设计地点:

起迄日期:

()任务书

专业电子信息班级姓名

一、课题名称:基于FPGA技术的数字存储示波器设计

二、主要技术指标:

(1)带宽:100MHz (2)垂直灵敏度:10mv—5v/div (3)水平灵敏度:2.5ns—5s/div (4)输入阻抗:1MΩ

(5)存储深度:4KB (6)显示:LED

(7)通道:单通道等

三、工作内容和要求:本设计的数据采集采用高速模/数转换器ADl674(A/D),直接用FPGA准确定时

控制ADC的采样速率,实现整个频段的全速采样。数据的存储采用双口RAM(UT62-256)存储采样量化后

的波形数据,同样用FPGA控制RAM的地址线。整个系统采用单通道的方式,信号进来首先经过前端的调

理电路把信号电压调整到AD的输入电压范围之内,这里调节电路主要是由信号衰减电路和信号放大电

路所组成。调节后的信号再送到AD变换电路里面完成信号的数字化。然后把AD转换后的数据送到FPGA

中,并把数据保存到FPGA中的FIFO中,FPGA中的电路主要包括有FIFO、触发系统、峰值检测、时基电

路等。

四、主要参考文献:

[1]杨刚、龙海燕.现代电子技术一VHDL与数字系统设计[M].北京:电子工业出版社.20XX.

[2]侯伯亨、顾新.VHDL硬件描述语言与数字逻辑电路设计[M].西安:两安电子科技人学.1999.

[3]潘松下、国栋帅.L实用教程[M].成都:成都电子科技大学出版社.2000.

[4]潘松下、黄继业.EDA技术实用教程[M]北京:科学出版社.20XX.

[5]王振红.VHDL数字电路设计与应用实践教程[M].北京机械工业出版社.20XX.

学生(签名)20XX年5月7日

指导教师(签名)20XX年5月10日

教研室主任(签名)20XX年5月10日

系主任(签名)20XX年5月12日

()开题报告

目录

摘要

Abstract

第1章前言 (1)

1.1 数字存储示波器的发展概况 (1)

1.2 本文所做的研究工作 (1)

第2章示波器的工作原理 (3)

2.1 模拟示波器的基本工作原理 (3)

2.2 数字存储示波器的工作原理 (4)

第3章 D S P处理器和F P G A的开发过程简介 (5)

3.1 DSP处理器的开发过程和应用 (5)

3.2 FPGA的开发过程与应用 (6)

第4章整体设计方案 (8)

4.1 系统整体设计流程图 (8)

4.2 整个系统的性能指标 (9)

4.3 系统的实现方案 (9)

4.4 元器件的选择 (11)

第5章整个系统硬件设计 (12)

5.1 前端数据采集部分硬件电路设计 (12)

5.2 FPGA外围电路的设计和内部逻辑电路设计 (17)

5.3 DSP部分的硬件设计 (24)

第6章系统软件设计 (29)

6.1系统初始化 (29)

6.2数据处理的相关算法 (33)

6.3波形显示程序 (35)

第7章结束语 (37)

答谢辞

参考文献

摘要

数字存储示波器在仪器仪表领域中占有重要的地位,应用范围相当广泛,所以对示波器的研制有重要的理论和实际意义。本文针对数字存储示波器的设计进行了深入的研究,旨在研制出100MHz带宽的数字存储示波器。

从各个方面考虑,选用了DSP、FPGA和单片机的方案来设计整个系统。整个系统采用单通道的方式。信号进来首先经过前端的调节电路把信号电压调整到AD 的输入电压范围之内,这里调节电路主要是由信号衰减电路和信号放大电路所组成。调节后的信号再送到AD变换电路里面完成信号的数字化。然后把AD转换后的数据送到FPGA中,并把数据保存到FPGA中的FIFO中,FPGA中的电路主要包括有FIFO、触发系统、峰值检测、时基电路等。

由于本文采用FPGA,使得数字存储示波器的设计比较灵活,容易升级。可以根据自己的需要进行相关的改进,例如对外围电路做进一步地扩展。

关键词:DSP;FPGA;LCD;单片机;数字存储示波器

ABSTRACT

Digital storage oscilloscopes play an important role in the field of instrumentation,it has a wide range of applications,the development of the oscilloscope has a very important theoretical and practical significance.In this paper, we have do a lot of work to the design of digltal storage oscilloscope.The goal is aimed at the development of the repeat 100MHz bandwidth digital storage oscilloscope.

Considereing from various aspects,we select DSP,FPGA and microcontroller to design the whole system.The whole system is single channel.The signa that e in from the first front-end have been changed a fit voltage which put into a voltage signal AD.Front-end circmts here mainly are posed of by signal attenuation and signal amplifier circuit.After the front-end,the signals have changes the digital signal the by AD circuit.This data has been sent to FPGA,the data is saved to the FIFO in the FPGA.The main circuit in the FPGA,including FIFO,the trigger system,the peak detection circuit,time-ased circuit,and so on.

At the same time,the use of FPGA makes the design more flexible,and easier to upgrade,for example,it is possible to expand extemal circuit of oscilloscopes.KEY WORDS:DSP,FPGA,LCD ,microcontroller,digital storage oscilloscope