微机原理讲义第5章

铁电存储器的缺点
耐久性有限、数据保持时间较短等。
磁性随机存取存储器（MRAM）
01
总结词
磁性随机存取存储器是一种基 于磁隧道结的存储器，利用磁 性材料的磁化方向来存储数据 。
02
详细描述
MRAM利用磁隧道结中的磁性 材料在磁场作用下的磁化方向 来存储数据，通过读取磁隧道 结的电阻值来确定存储的数据 。MRAM具有非易失性、高速 读写、低功耗等优点。
紫外线擦除可编程只读存储器（EPROM）
总结词
一种可重复编程的存储器，通过紫源自线擦除 数据。详细描述紫外线擦除可编程只读存储器是一种可重复 编程的只读存储器。用户可以根据需要将数 据写入存储器中，写入后可以通过紫外线照 射来擦除数据，然后重新编程。这种存储器 适用于需要频繁更新数据的场合，如实验设 备、测试仪器等。
低功耗要求
嵌入式系统通常需要长时 间运行，因此存储器需要 具备低功耗特性，以降低 系统能耗。
其他领域的应用
通信领域
存储器用于存储通信协议 、控制信息等，保证通信 系统的稳定性和可靠性。
航空航天领域
存储器用于存储飞行控制 程序、导航数据等关键信 息，保证航空航天器的安 全运行。
物联网领域
存储器用于存储传感器数 据、设备配置信息等，实 现物联网设备的远程监控 和管理。
高可靠性、低功耗、快速读取 速度、可重复编程等。
写入速度较慢、写入周期有限 制等。
铁电存储器（FRAM）
总结词
铁电存储器是一种非易失性随机存取存储器，利用铁电材 料的特殊性质来存储数据。
铁电存储器的优点
高速读写、低功耗、非易失性等。
详细描述
铁电材料具有电滞回线特性，能够通过改变材料内部的极 化状态来存储数据。FRAM的读写速度与RAM相近，但 具有非易失性，能够在断电后保持数据。

读周期
CPU从内存或I/O设备读取数据的过程，包括地 址发送、数据读取和数据返回三个阶段。
写周期
CPU向内存或I/O设备写入数据的过程，包括地址发送、数据写入和数据返回三 个阶段。
03
数据传输过程
读周期
总结词
在读周期中，CPU从内存中读取数据。
详细描述
读周期是CPU从内存中读取数据的过程。在读周期开始时，CPU通过地址总线发送要读取的内存地址，然后通过 数据总线从内存中读取数据。这个过程需要多个时钟周期，具体取决于数据的存储位置和CPU的速度。
然而，随着总线技术的不断发展，也 面临着一些技术挑战。例如，如何提 高总线的传输效率、降低能耗以及优 化系统性能等。为了解决这些问题， 需要不断进行技术创新和改进。
展望
未来，CPU总线技术将继续发挥其在 微机原理中的重要作用。随着技术的 不断进步和应用需求的增加，总线技 术将更加成熟和多样化。同时，随着 人工智能、大数据等新兴技术的发展 ，总线技术也将与这些领域进行更深 入的融合，为解决实际问题提供更多 可能性。
8086/8088 CPU的总线结构
地址总线
用于传输地址信息，确定要访问的内存单元或I/O 端口。
数据总线
用于传输数据信息，实现数据在CPU和内存或I/O 设备之间的传输。
控制总线
用于传输控制信号，控制CPU和内存或I/O设备之 间的操作。
总线操作时序
时钟信号
用于同步总线上的操作，确保数据传输的正确 性。
中断源
指引发中断的事件或异常情况，如输入/输出设备、定时器、故障等。
中断向量
指中断处理程序的入口地址。
中断响应过程
保存程序计数器
当发生中断时，CPU会自动将当前的程序计数器（PC）值保存到堆栈 中，以便在中断处理完毕后能够正确返回到原程序。

5.2随机存取存储器（RAM） 一、静态随机存取存储器
（一）静态ＲＡＭ的基本存储电路 静态ＲＡＭ的基本存储电路，是由６个ＭＯ Ｓ管组成的ＲＳ触发器.如图5.5所示：
（二）静态RAM的组成 静态RAM的结构组成原理图如图5.6所示：
（三）静态RAM的读/写过程 1.读出过程 （1）地址码Ａ０－Ａ１１加到RAM芯片的
2.写入过程 （１）地址码加在RAM芯片的地址输入端，选中相应 的存储单元，使其可以进行写操作。 （２）将要写入的数据放在DB上。 （３）加上片选信号CS＝０及写入信号R/W＝０。这 两个有效控制信号打开三态门使DB上的数据进入输入 电路，送到存储单元的位线上，从而写入该存储单元。
（四）静态RAM芯片举例
(一）动态基本存储电路 １．三管动态基本存储电路
三管动态基本存储电路如图5.8所示，它由３个管 子和两条字选择线，两条数据线组成。
2.双译码方式（或称重合译码） 双译码方式如图5.4所示。
它将地址码分为X和Y两部分，用两个译码电路 分别译码。
Ｘ向译码又称行译码，其输出线称行选择线， 它选中存储矩阵中一行的所有存储单元。
Ｙ向译码又称列译码，其输出线称列选择线， 它选中一列的所有单元。
只有X向和Y向的选择线同时选中的那一位存储 单元,才能进行读或写操作。
（三）读/写电路与控制电路
读/写电路包括读/写放大器、数据缓冲器（三态双向 缓冲器）等。它是数据信息输入和输出的通道。
外界对存储器的控制信号有读信号（ＲＤ）、写信号 （ＷＲ）和片选信号（ＣＳ）等，通过控制电路以控制 存储器的读或写操作以及片选。只有片选信号处于有效 状态，存储器才能与外界交换信息。
微
5.1存储器的分类与组成
机
5.2随机存取存储器（ＲＡＭ）

地址，A0～A7为芯片行地址，A8～A15为列地址， 芯片的地址引脚只有8条。 数据线是输入和输出分开的，由WE 信号控制读写。 无专门的片选信号。
存储器与CPU连接应注意的问题
1. CPU总线的负载能力。CPU外部总线的负载能力可 带一个标准TTL负载，连接的存储器芯片较多时，应 增加总线驱动能力，常用缓冲器或总线驱动器。
1）.读出过程
（1）地址码Ａ０－Ａ１１加到RAM芯片的地址输 入端，经X与Y地址译码器译码，产生行选与列选 信号，选中某一存储单元，该单元中存储的代码， 经一定时间，出现在I／O电路的输入端。Ｉ／Ｏ 电路对读出的信号进行放大、整形，送至输出缓 冲寄存器。缓冲寄存器一般具有三态控制功能， 没有开门信号，所存数据还不能送到DB上。
M：芯片的地址线根数 N：芯片的数据线根数
封装引线数减少，芯片成品合格率就会提高
有关存储容量的概念：
基本存储电路 （1位信息）
存储单元 （1位 、4位、8位、16位）
具有唯一的地址
一个芯片的存储体 多个存储单元
位片结构 字片结构
例：INTEL2114 为1K×4 位 的静态RAM
一台计算机的内存 若干个存储芯片
（2）在送上地址码的同时，还要送上读/写控制信 号（R/W或RD、WR）和片选信号（CS）。读出 时，使R/W＝１，CS＝０，这时，输出缓冲寄存 器的三态门将被打开，所存信息送至DB上。于是， 存储单元中的信息被读出。
2）.写入过程
（１）地址码加在RAM芯片的地址输入端，选中相 应的存储单元，使其可以进行写操作。
构成系统的内存时，存储器类型选择方法： SRAM 小容量的缓存 DRAM 大容量的存储器（程序，数据） EPROM 程序存储器（系统程序） EEPROM 数据、参数等掉电保护的数据存储 器