当前位置：文档之家 › 数字电路与逻辑设计模拟试题

数字电路与逻辑设计模拟试题

  • 格式：doc
  • 大小：511.50 KB
  • 文档页数：5

一．判断 1． 8421BCD码共有16种状态。 ( ) 2． 集电极开路门和三态门的输出都能并接、都能实现线与逻辑。( ) 3． A/D转换的原理有逐次逼近型和倒T型等多种形式。 ( ) 4． 用ROM存储器可实现组合逻辑函数。 ( ) 5 .“0”的补码只有一种形式。 ( ) 二．选择题 1. F = A + B的反函数表达式是： ( ) (a) A + B (b)AB (c) AB 2. 消除竞争冒险的方法有： ( )。 (a) 接入滤波电容 (b)引入选通脉冲 (c)修改逻辑设计 3. 为避免一次性变化现象，应当采用( )的触发器。 (a) 主从触发 (b)边沿触发 (c)电平触发 4. 按输出状态论，施密特触发器属于( )触
发器。
(a) 双稳态 (b)单稳态 (c) 无稳态
5. 石英晶体构成的多谐振荡器的振荡频率由
( )决定。
(a) 石英晶体固有频率 (b)耦合电容 (c) 两
者共同

6. 衡量A/D、D/A转换器的重要指标是( )。
(a) 转换速度 (b)转换精度 (c) 转换速度和
转换精度

7. 表示任意两位十进制数，需要（ ）位二进制
数。
(a) 6 (b) 7 (c) 8 (d) 9

8. 为构成4096×8的RAM，需要几片1024×2的RAM，
需要有几根译码地址线。（ ）

(a)4片，10根 (b) 16片，12根
共
4
页

第
1
(c) 16片，10根 (d) 4片，12根 9. 如果要将一个最大幅值为的模拟信号转换为数字信号，要求分辨出5mV的输入信号的变化，应选（ ）位的A/D转换器。 (a) 8 (b) 9 (c) 10 (d) 11 三．逻辑函数化简。 1．代数法化简 F=ACBCABADBBCDC 2．用卡诺图化简函数： F2（A，B，C，D）= Σm（0，2，3，4，5） +Σd（8，10，11，12，13，14，15） 说明：Σd为无关项。 四．已知TTL逻辑门VOH=,VOL=,门限电压VT=,试求图示电路中各电压表的读数
五、设计一个图a所示多功能逻辑电路，实现功能如图b所示，
其中C1、C2为控制端，A、B为数据输入端，F为输出端。要
求用8选1数据选择器74LS151和少量与非门实现。74LS151
的符号和功能表如图c、d所示。

&

&

&
1
0. V

V5
V1
V2 V3

V4
V1=
V2=
V3=
V4=
V5=

C1 C2 F
0 0 A
0 1 A B
1 0 AB
1 1 A+B

多功能
逻辑
电路
A

B

C1
C2
F

图
c
A2
A1
A0

EN
D0 D1 D2 D3 D4 D5 D6 D7

74LS151

F
图
a
图
b
图
d
EN A2 A1 A0 F
1 × × × 0
0 0 0 0 D0
0 0 0 1 D1
0 0 1 0 D2
0 0 1 1 D3
七、由移位寄存器74194和4选1数据选择器构成的电路如图所示。试：1．列出该电路的状态转换表。2．写出Z的输出序列码。 八．试分析图六(a)、图六(b)所示由74161计数器构成的电路是几分频电路。并列出计数状态表。
74161功能表

CP Cr LD ET EP Q
× 0 1 × × 0
↑ 1 0 × × 置数
↑ 1 1 1 1 计数
CO=ET Q3 Q2 Q1 Q0

S1
S0

A1 A
0

Z
Y
MUX

DSL
CP
CP
1

0 D0 D1 D2 D3 0 1 Q0 Q1 Q2 Q3 74194

1
图六(a)

图六(b) 九、由边沿D触发器构成的时序电路和CP1、CP2的波形如图所示，设触发器的初态Q2=Q1=0，试对应画出Q2和Q1的波形图。 10、用555定时器设计可重复触发单稳态触发器并画出电路图

6
2

7

5

1

8

7
4

6
2

3

5
555

SD C1 1D RD Q Q CP1 CP2 "1" Q2 SD

C1
1D

RD
Q

Q

Q1

Q2
CP1
CP2
Q1

合集下载

《数字电路与逻辑设计》试题及答案

《数字电路与逻辑设计》试题及答案

《数字电路与逻辑设计》试题院校_ _ 年级_____ _____ 专业层次专升本姓名______________ 分数______________一. 填空题(每小题2分，共10分)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式唯一的，而其标准表达式唯一的。

2．任意两个最小项之积为，任意两个最大项之和为。

3．对于逻辑函数BCAABF+=，但这=，为了化简，利用逻辑代数的基本定理，可表示为CAB+ACF+可能引起型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为AA+。

4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为。

5．在3.3V供电的数字系统里，所谓的高电平并不是一定是3.3V，而是有一个电压范围，我们把这个电压范围称为容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为容限。

二. 选择题(每小题2分，共10分)1．在下列程序存储器的种类中，可在线改写的有。

a. PROM；b. E2PROM；c. EPROM；d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是。

a. 机械式；b.电磁式；c. 分立元件式；d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。

下列各项中，为组合逻辑电路的是，为时序逻辑电路的是。

a. 触发器；b. 译码器；c. 移位寄存器；d. 计数器；e. 加法器；f. 编码器；ｇ. 数值比较器； h. 寄存器； i. 多路选择器4．卡诺图上变量的取值顺序是采用的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。

a. 二进制码；b. 循环码；c. ASCII码；d. 十进制码5．在可编程逻辑芯片中，有PROM、PAL、GAL、CPLD等多种结构方式，其中PROM是，PAL是，GAL是，CPLD是。

数字电路与逻辑设计试题及答案

数字电路与逻辑设计试题及答案

《数字电路与逻辑设计》试题1参考答案一．填空题(10)1．2048 ×8位的RAM有10根地址线，8根数据线。

2．二进制数A=(1011010）2，B=(101111）2，求：A＋B＝(10001001)2；A一B＝( 101011 )23．时序逻辑电路的输出不仅取决于电路．输入信号的状态，而且还与电路原来的状态有关。

4．二硅极管具有单向导通的特性，它的正向导通电压为0.7V。

5．n变量的逻辑函数有2n个最小项，任意两个最小项的乘积为0。

二．选择题(10)1．当晶体三极管b时处于导通状态。

a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2．与晶体三极管相比，MOS管具有的特点是a,c,d。

a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3．欲将二进制代码翻译成输出信号选用b，欲将输入信号编成二进制代码选用a，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c，欲实现两个相同位二进制数和低位进位数的相加运算选用e。

a.编码器；b.译码器；c.多路选择器；d.数值比较器；e.加法器；f.触发器；ｇ.计数器；h.寄存器4．在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后c。

a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5．逻辑函数Y=A B C+A+B+C的最简与或形式为1。

a. 已是最简与或形式；b. 0 ；c. 1 ；d. B+C三．简答题答案；1．简述用TTL与非门、或非门、异或门实现反相器功能．多余输入端的连接方法。

TTL与非门的余输入端应接高电平，或非门的余输入端应接低电平，异或门实现反相器功能是应将余输入端和输入信号并在一起。

2．举例说明什么叫竞争冒险－现象。

门电路两个输入信号同时向相反的逻辑电平跳变，比如一个从1变为0，另一个从0变为1时，所出现的可能出现尖峰脉冲的现象称为竞争－冒险。

数字电路与逻辑设计试题 (1)

数字电路与逻辑设计试题 (1)

《数字电路与逻辑设计》试题3参考答案一. 填空题(10)1． 一个触发器有Q 和Q 两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就是将输出端置成 1 电平，复位就是将输出端置成 0 电平。

2． 我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的 与或 表达式，也可表示为逻辑函数的 或与 表达式。

3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为 计数 器，当对周期性的规则脉冲计数时，称为 定时 器。

4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII 码，这个ASCII 码的值为 33H 。

5．在5V 供电的数字系统里，所谓的高电平并不是一定是5V ，而是有一个电压范围，我们把这个电压范围称为 高电平噪声 容限；同样所谓的低电平并不是一定是0V ，而也是有一个电压范围，我们把这个电压范围称为 低电平噪声 容限。

二. 选择题(10)1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b结构，否则会产生数据冲突。

a. 集电极开路；b. 三态门；c. 灌电流；d. 拉电流2．TTL 集成电路采用的是 b 控制，其功率损耗比较大；而MOS 集成电路采用的是 a 控制，其功率损耗比较小。

a. 电压；b.电流；c. 灌电流；d. 拉电流3． 欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。

a. 编码器；b. 译码器；c. 多路选择器；d. 数值比较器；e. 加法器；f. 触发器； ｇ. 计数器； h. 寄存器4． 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。

a. 二进制码； b. 循环码； c. ASCII 码； d. 十进制码5． 根据最小项与最大项的性质，任意两个不同的最小项之积为 0 ，任意两个不同的最大项之和为1 。

《数字电路与逻辑设计》试题及答案

《数字电路与逻辑设计》试题及答案

《数字电路与逻辑设计》试题院校_ _ 年级_____ _____ 专业 层次 专升本 姓名______________ 分数______________一. 填空题(每小题2分，共10分)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式 唯一的，而其标准表达式 唯一的。

2．任意两个最小项之积为 ，任意两个最大项之和为 。

3．对于逻辑函数BC C A AB F ++=，为了化简，利用逻辑代数的基本定理，可表示为C A AB F +=，但这可能引起 型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为A A +。

4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII 码，这个ASCII 码的值为 。

5．在3.3V 供电的数字系统里，所谓的高电平并不是一定是3.3V ，而是有一个电压范围，我们把这个电压范围称为 容限；同样所谓的低电平并不是一定是0V ，而也是有一个电压范围，我们把这个电压范围称为 容限。

二. 选择题(每小题2分，共10分)1．在下列程序存储器的种类中，可在线改写的有 。

a. PROM ；b. E 2PROM ； c. EPROM ； d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是 。

a. 机械式； b.电磁式； c. 分立元件式； d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。

下列各项中，为组合逻辑电路的是 ，为时序逻辑电路的是 。

a. 触发器； b. 译码器； c. 移位寄存器；d. 计数器；e. 加法器； f. 编码器； ｇ. 数值比较器； h. 寄存器； i. 多路选择器4． 卡诺图上变量的取值顺序是采用 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。