当前位置：文档之家 › OG0107 VHDL Netlist Output Options

OG0107 VHDL Netlist Output Options

  • 格式：pdf
  • 大小：47.63 KB
  • 文档页数：2

VHDL Netlist Output Options

Summary

Output Generator

OG0107 (v1.0) November 3, 2005 VHDL output options are set up in the VHDL Generation

Settings dialog.

Configuring VHDL Netlist Output Options

VHDL output options are set up in the VHDL Generation Settings dialog.

Content and Use

The VHDL Generation Settings dialog offers the following options when generating one or more

VHDL documents from the source schematic sheet(s):

Generate multiple VHDL files - when the source is the entire project, this option determines whether separate VHDL files (*.vhd) will be produced for each source schematic sheet in the project (option

enabled), or whether a single VHDL file will be generated (option disabled). In the former case, each

VHDL file will be given the name of its source schematic sheet. In the latter case, the single VHDL file

will be given the name of the project

Convert parameters as attributes - this option, when enabled, will take all parameter definitions

associated with objects on the source schematic(s) and convert them to attribute declarations in the

generated VHDL file(s)

Insert crossprobe strings - this option, when enabled, causes the insertion of comments in the VHDL

file, referencing which part of a source schematic the corresponding VHDL code entry was generated

from.

Notes

VHDL output can be generated in one of two ways:

OG0107 (v1.0) November 3, 2005 1 VHDL Output Options

• using an appropriately configured output generator defined in an Output Job Configuration file (*.OutJob). Output will be generated upon running the configured output generator

• directly from within an active schematic document using the Design » Netlist For Document »

VHDL File and Design » Netlist For Project » VHDL File menu commands, for single document

or project-level netlisting respectively. Output will be generated immediately upon clicking OK in the

VHDL Generation Settings dialog.

Note: The settings defined in the VHDL Generation Settings dialog when generating output directly

from the schematic are distinct and separate to those defined for the same output type in an Output

Job Configuration file. In the case of the former, the settings are stored in the project file, whereas for

the latter they are stored in the Output Job Configuration file.

The output path for generated files is set in the Options tab of the Options for Project dialog. By

default, the output path is set to a sub-folder under the folder that contains the Project file and has the name: Project Outputs for ProjectName. The output path can be changed as required. If the option to

use a separate folder for each output type has been enabled in the Options tab, then the VHDL file will be written to a further sub-folder, named: VHDL Output.

When generated, the output will be added to the project and appear in the Projects panel under the Generated folder, in an appropriately-named sub-folder. If you have used a separate folder for each

output type, then corresponding (separate) Generated folders will be added to the Projects panel

(e.g. Generated (VHDL Output)). Revision History DateVersion No.Revision

3-Nov-2005 1.0 New release

Software, hardware, documentation and related materials:

Copyright © 2005 Altium Limited.

All rights reserved. You are permitted to print this document provided that (1) the use of such is for personal use

only and will not be copied or posted on any network computer or broadcast in any media, and (2) no modifications

of the document is made. Unauthorized duplication, in whole or part, of this document by any means, mechanical or

electronic, including translation into another language, except for brief excerpts in published reviews, is prohibited

without the express written permission of Altium Limited. Unauthorized duplication of this work may also be

prohibited by local statute. Violators may be subject to both criminal and civil penalties, including fines and/or

imprisonment. Altium, Altium Designer, CAMtastic, Design Explorer, DXP, LiveDesign, NanoBoard, NanoTalk,

Nexar, nVisage, P-CAD, Protel, CircuitStudio, Situs, TASKING, and Topological Autorouting and their respective

logos are trademarks or registered trademarks of Altium Limited or its subsidiaries. All other registered or

unregistered trademarks referenced herein are the property of their respective owners and no trademark rights to

the same are claimed.

2 OG0107 (v1.0) November 3, 2005

合集下载

vhdl 十进制表示数值

vhdl 十进制表示数值

vhdl 十进制表示数值

摘要：

1.VHDL简介

2.十进制表示法概述

3.VHDL中十进制数值的表示方法

4.实例演示

5.总结与建议

正文：

【提纲】

1.VHDL简介

VHDL（VHSIC硬件描述语言）是一种硬件描述语言，用于描述数字电路和模拟混合信号电路。它在电子设计自动化（EDA）领域具有广泛的应用。在VHDL中，数值通常用二进制、十六进制或十进制表示。本文将重点介绍如何在VHDL中表示十进制数值。

2.十进制表示法概述

十进制表示法是一种数值表示方法，基于10个基本数字（0-9）。在计算机系统中，十进制数可以通过位权展开式表示，位权值为10的幂。例如，数值123可以表示为：

1 * 10^2 + 2 * 10^1 + 3 * 10^0

3.VHDL中十进制数值的表示方法

在VHDL中，可以使用整数类型（INTEGER）表示十进制整数。例如，定义一个十进制整数变量：

INTEGER :: a = 123;

此外，还可以使用STD_LOGIC_VECTOR类型表示十进制数。通过分配位权值，可以将十进制数转换为二进制表示。以下是一个例子：

INTEGER :: b = 123;

STD_LOGIC_VECTOR (3 downto 0) :: binary_b =

TO_STD_LOGIC_VECTOR(b);

4.实例演示

假设我们要设计一个简单的加法器，输入两个十进制整数a和b，输出它们的和。首先，定义两个整数类型变量a和b：

INTEGER :: a, b, sum;

然后，使用STD_LOGIC_VECTOR表示法将十进制数转换为二进制：

STD_LOGIC_VECTOR (4 downto 0) :: binary_a =

TO_STD_LOGIC_VECTOR(a);

STD_LOGIC_VECTOR (4 downto 0) :: binary_b =

TO_STD_LOGIC_VECTOR(b);

VHDL --计数显示电路

VHDL --计数显示电路

实验二 计数显示电路

一 设计要求：

设计一个输出为3位BCD码的计数显示电路。该计数显示电路由三个模块构成：

（1）十进制计数器（BCD_CNT）

（2）七段显示译码器电路（DEC_LED）

（3） 分时总线切换电路（SCAN）。

二 设计思路及原理：

根据逻辑图采用层次化的设计方法，电路原理如图所示。

图1电路原理图

长度为0~999的三位BCD码加法计数器，输出数据总线的宽度为12位。将12位二进制数据总线经过分时总线切换电路模块，分时后的4位8421BCD送到七段显示译码器电路，计数值译为对应的编码，并在LED数码管上显示出对应的十进制数。 LED数码管共有七个输入端（a~g）,三个数码管采用扫描显示方法，按个位、十位、百位的次序依次显示12位二进制的低四位、中间四位和高四位。

图2是源程序的RTL级电路图。整个设计分十进制计数器模块（BCD_CNT）、分时总线切换电路模块（SCAN）和七段显示译码器电路模块（DEC_LED）构成。总的输入为十进制计数器时钟clk，异步复位清零信号reset，分时总线切换电路时钟CL。在reset信号为0期间，在每个clk的上升沿计数器将加1。在每个cl的上升沿将会改变对三个数码管的扫描选通。总的输出为数码管选通信号sel（三位），输出到七段数码管的数据信号ledout（七位）。

图2

为了检验系统的正确与否，这里还添加了四个输出：十进制计数器输出c1（四位）、c2（四位）、c3（四位），分时总线切换电路一个输出q（四位），它是对计数器输出c1、c2、c3进行分时输出。分时选通个、十、百位的数码管并将相应要显示的数据输出到七段显示译码器电路（DEC_LED），由此实现数码管的动态扫描显示。

三 实验步骤及 VHDL源代码：

（1）十进制计数器电路（BCD_CNT）模块：

library ieee;

use ieee.std_logic_1164.all;

vhdl课程设计报警

vhdl课程设计报警

vhdl课程设计报警

一、教学目标

本课程的教学目标是使学生掌握VHDL（硬件描述语言）的基本知识，能够使用VHDL设计简单的数字电路，并具备一定的报警系统设计能力。

1. 理解VHDL的基本概念和语法。

2. 掌握VHDL的实体声明、端口声明、逻辑描述和进程等基本元素。

3. 了解数字电路的基本原理和设计方法。

4. 掌握使用VHDL设计数字电路的基本步骤。

5. 能够使用VHDL编写简单的数字电路描述代码。

6. 能够使用仿真工具对VHDL代码进行仿真和测试。

7. 能够根据实际需求设计简单的报警系统。

情感态度价值观目标：

1. 培养学生的创新意识和团队合作精神。

2. 培养学生对新技术的敏感性和持续学习的动力。

3. 培养学生对报警系统设计的责任感和安全意识。

二、教学内容

本课程的教学内容主要包括VHDL基础知识、数字电路设计方法和报警系统设计。

1. VHDL基础知识：

– 实体声明和端口声明

– 逻辑描述和进程

– VHDL代码的编写和仿真

2. 数字电路设计方法：

– 数字电路的基本原理和设计方法

– 常见的数字电路模块设计和实现

3. 报警系统设计： – 报警系统的需求分析和设计原则

– 报警系统的设计方法和实现技术

三、教学方法

本课程将采用讲授法、案例分析法和实验法等多种教学方法相结合的方式进行教学。

1. 讲授法：通过教师的讲解和演示，向学生传授VHDL的基本知识和数字电路设计方法。

2. 案例分析法：通过分析具体的报警系统设计案例，让学生了解和掌握报警系统的设计过程和方法。

3. 实验法：通过实验室的实验操作，让学生亲自动手设计、仿真和测试VHDL代码，提高学生的实际操作能力。

四、教学资源

本课程的教学资源包括教材、参考书、多媒体资料和实验设备。

1. 教材：选用《VHDL教程》作为主教材，辅助以相关的参考书籍。

2. 参考书：提供VHDL标准和数字电路设计的相关资料，供学生自主学习和参考。

VHDL实验报告实验七

VHDL实验报告实验七

实验七：十进制计数器

一、实验目的

1、熟悉Xilinx ISE/ModelSim软件，掌握软件的VHDL程序输入、程序编译和程序仿真操作；

2、学习利用VHDL语言设计十进制计数器控制电路程序；

3、根据十进制计数器的原理设计VHDL程序，使之实现计数的功能。

二、VHDL源程序：

 十进制计数器源代码：

library IEEE;

use IEEE.std_logic_1164.all;

use IEEE.std_logic_unsigned.all;

use ieee.std_logic_arith.all;

entity cnt10 is

port (

clk: in STD_LOGIC;

cnt: out STD_LOGIC_VECTOR(3 downto 0)

);

end cnt10;

architecture cnt10_arch of cnt10 is

signal count: integer range 0 to 10;

begin

process(clk)

begin

if(clk'event and clk='1')then

if(count=10) then

count<=0;

else

count<=count+1;

end if;

end if;

end process;

cnt<=conv_std_logic_vector(count,4);

end;

 十进制计数器器testbench代码：

LIBRARY ieee;

USE ieee.std_logic_1164.ALL;