FPGA内部块RAM的应用技巧

ＤＱ 和 Ｌ Ｍ— Ｍ —０ 。 Ｐ Ａ Ｒ １
较新 的 技术 。本 文将 介绍 在 Ｆ ＧＡ 等 编 程 实 现 。 二 是 调 用 Ｍ Ａｘ ＋ Ｐ 其 中 Ａ Ｔ Ｐ Ａ Ｍ Ｌ Ｄ Ｒ 中构 造 存 储 器 的方 法 ，特 别 是结 合 Ｐ ＵＳ１ Ｌ ７自带 的库 函 数 实 现 。 用 库 调
关 键 词 ：Ｆ ＧＡ；双 端 口ＲＡＭ ；高 速 存 储 器 ；数据 采 集 Ｐ
引 言
殊 存 储 要 求 的 场合 。 Ｐ ／ Ｐ Ｆ ＧＡ Ｆ ＧＡ器 Ｒ ＡＭ 、ＲＯＭ 、Ｆ Ｆ Ｉ Ｏ等 ） 以及 参数 化
复 杂 可 编 程 逻 辑 器 件 一 一 件 可 工 作 于 百 兆频 率 以上 ，其构 造 计 数 器 、 比较器 模 块 等 等 。 库 中 的
Ｌ ＰＭ ＬＰＭ
— —
确 时序 逻 辑 等 场 合 的应 用 。而应 用 种方 法 实 现 。一 是 通 过硬 件 描 述 语 Ｆ ＧＡ 中的 存 储 功 能 目前 还 是 一 个 言 如 ＶＨＤＬ、ＡＨＤＬ、Ｖｅｉ ｇＨＤＬ Ｐ ｒｏ ｌ
ＲＡ Ｍ
Ａ Ｒ Ｍ
—
—
Ｄ Ｐ 、 Ｃ Ｓ Ｄ ＰＲ Ａ Ｍ 、
。
维普资讯
■ 青 岛海 信 空调 有 限 公 司 吕艳 宗
中 国海 洋大 学 工 程 学 院 王 建 国
基 于 Ｆ ＧＡ 技 术 的 存 储 器 设 计 及 其 应 用 Ｐ
摘 要 ： 本 文介 绍 了基 于 Ｆ ＧＡ技 术 的存 储 器 构 造 方 法 ，重 点 介 绍利 用库 函数 构 造 双端 口ＲＡＭ 的方 法 。进 而 Ｐ 结 合 高速 数 据采 集 的特 点 ，详 细 介绍 了双 端 口Ｒ ＡＭ ，以及 配合 双 端 口Ｒ ＡＭ 工 作 需要 而 涉及 到 的地 址 发 生 器 、 读 写控 制 逻 辑 等 外 围 电路在 Ｆ ＧＡ 中的实 现 。 Ｐ

高速异步FIFO的设计与实现摘要：本文主要研究了用FPGA芯片实现异步FIFO的一种方法。

通过对FPGA芯片内部EBRSRAM的深入研究．提出了一种利用格雷码对地址进行编码的异步FIFO设计方案。

实践证明．增加了系统可靠性和应用灵活性。

引言现代集成电路芯片中，随着设计规模的不断扩大．一个系统中往往含有数个时钟。

多时钟带来的一个问题就是，如何设计异步时钟之间的接口电路。

异步FIFO(First In First Out)是解决这个问题的一种简便、快捷的解决方案。

使用异步FIFO可以在两个不同时钟系统之间快速而方便地传输实时数据．在网络接口、图像处理等方面，异步FIFO都得到广泛的应用。

异步FIFO是一种先进先出的电路，使用在数据接口部分，用来存储、缓冲在两个异步时钟之间的数据传输。

在异步电路中，由于时钟之间周期和相位完全独立，因而数据的丢失概率不为零。

如何设计一个可靠性高、速度高的异步FIFO电路便成为一个难点。

1 异步FIFO的工作原理及逻辑框图本文根据实际工作的需要．给出了一种利用片内RAM构造FIFO器件的设计，重点强调了设计有效．可靠的握手信号FULL和EMPTY的方法。

并在LATTICE公司的FPGA芯片LFXP2-5E上实现。

LFXP2-5E属于LATIICE 公司XP2系列的一款，他采用优化的FlexiFLASH结构。

内部包含有基于查找表的逻辑、分布式和嵌入式存储器，锁相环(PLL)。

工程预制的源同步I／0以及增强的Sys DSP块。

有166Kbits的EBRSRAM。

利用其内部的EBRSRAM可以实现一定容量的异步FIFO．而无需单独购买FIF0器件。

由图1可以看出：异步FIFO一般由四个模块构成：数据存储单元，写地址产生模块，读地址产生模块，标志位产生模块。

整个系统分为两个完全独立的时钟域—读时钟域和写时钟域：在写时钟域部分由写地址产生逻辑产生写控制信号和写地址：读时钟域部分，由读地址产生逻辑产生读控制信号和读地址；在标志位产生模块部分，由读写地址相互比较产生空／满标志。

1.2.2 FPGA 芯片结构
目前主流的 FPGA 仍是基于查找表技术的，已经远远超出了先前版本的基本性能， 并且整合了常用功能（如 RAM、时钟管理 和 DSP）的硬核（ASIC 型）模块。如 图 1-1 所示（注：图 1-1 只是一个示意图，实际上每一个系列的 FPGA 都有其相 应的内部结构），FPGA 芯片主 要由 6 部分完成，分别为：可编程输入输出单元、 基本可编程逻辑单元、完整的时钟管理、嵌入块式 RAM、丰富的布线资源、内嵌 的底层功能单元和内嵌专用硬件 模块。
查找表（Look-Up-Table）简称为 LUT，LUT 本质上就是一个 RAM。目前 FPGA 中 多使用 4 输入的 LUT，所以每一个 LUT 可以看成一个有 4 位地址线的 的 RAM。当 用户通过原理图或 HDL 语言描述了一个逻辑电路以后，PLD/FPGA 开发软件会自 动计算逻辑电路的所有可能结果，并把真值表（即结果）事先写入 RAM，这样， 每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内 容，然后输出即可。
如前所述，FPGA 是由存放在片内的 RAM 来设置其工作状态的，因此工作时需要 对片内 RAM 进行编程。用户可根据不同的配置模式，采用不同的编程方式。FPGA 有如下几种配置模式：
并行模式：并行 PROM、Flash 配置 FPGA； 主从模式：一片 PROM 配置多片 FPGA； 串行模式：串行 PROM 配置 FPGA； 外设模式：将 FPGA 作为微处理器的外设，由微处理器对其编程。
2． 可配置逻辑块（CLB）
CLB 是 FPGA 内的基本逻辑单元。CLB 的实际数量和特性会依器件的不同而不同， 但是每个 CLB 都包含一个可配置开关矩阵，此矩阵由 4 或 6 个输入、一些 选型 电路（多路复用器等）和触发器组成。 开关矩阵是高度灵活的，可以对其进行 配置以便处理组合逻辑、移位寄存器或 RAM。在 Xilinx 公司的 FPGA 器件中，CLB 由多个（一般为 4 个或 2 个） 相同的 Slice 和附加逻辑构成，如图 1-3 所示。 每个 CLB 模块不仅可以用于实现组合逻辑、时序逻辑，还可以配置为分布式 RAM 和分布式 ROM。

FPGA（Field-Programmable Gate Array）是一种灵活的集成电路设备，可以在其内部编程实现各种数字电路功能。

在FPGA设计中，BRAM（Block RAM）和FIFO（First-In-First-Out）是两种重要的资源，它们在FPGA中占据着一定的资源，对于FPGA设计者来说，了解BRAM和FIFO所占的资源是非常重要的。

本文将就FPGA中BRAM和FIFO所占的资源进行探讨。

一、 BRAM所占的资源BRAM是FPGA中的一种资源，用于存储数据。

在FPGA中，BRAM 多用于存储中间数据或者作为存储器使用。

不同型号的FPGA中，其BRAM所占的资源是有所区别的。

通常情况下，FPGA型号越高端，其内部包含的BRAM也就越多。

以Xilinx 7系列FPGA为例，其BRAM资源占用的情况如下：1. Xilinx 7系列低端型号FPGA中，BRAM资源占用较少，通常为几十个。

2. Xilinx 7系列中端型号FPGA中，BRAM资源占用适中，通常在百个左右。

3. Xilinx 7系列高端型号FPGA中，BRAM资源占用较多，通常在数百个以上。

在实际FPGA设计中，设计者需要根据具体的应用需求来合理规划BRAM资源的使用。

对于需要大量存储器的设计，可以选择拥有较多BRAM资源的高端型号FPGA来实现。

二、 FIFO所占的资源FIFO是一种先入先出的数据缓冲区，用于解决数据传输中的速度不匹配问题。

在FPGA中，FIFO通常采用BRAM来实现。

与BRAM相似，不同型号的FPGA中，其FIFO所占的资源也是有所差异的。

以Altera Cyclone系列FPGA为例，其FIFO资源占用的情况如下：1. Altera Cyclone低端型号FPGA中，FIFO资源占用较少，通常在数个左右。

2. Altera Cyclone中端型号FPGA中，FIFO资源占用适中，通常在十几个左右。

3. Altera Cyclone高端型号FPGA中，FIFO资源占用较多，通常在数十个以上。