第6章CMOS静态门电路(2)-延迟
- 格式：pdf
- 大小：543.28 KB
- 文档页数：29
半导体
集成电路学校：西安理工大学
院系：自动化学院电子工程系专业：电子、微电
时间：秋季学期
延迟时间实测方法
本节内容
n延迟时间的估算方法n负载电容的估算
n传输延迟时间估算举例n缓冲器最优化设计
R N
V in =V DD t out e V 1(/τ−−=V in =0out 设输入为阶跃信号，则V out 上升(t PLH
t PHL L P L P PLH C R C R t 69.0)2(ln )2(ln 1≈==τL
N L N PHL C R C R t 69.0)2(ln )2(ln 2≈==τ
•1个PMOS导通时，t
PLH ~ 0.69C L R P
•2个PMOS导通时，t
PLH ~ 0.69C L×
•2个NMOS导通时，t
PHL
~ 0.69C L×N
等效电阻的估算
等效（平均）电阻一般取0.75R
0V
DD
V
DD
R
L: 0.25um
W: 0.5um
R
0约8K欧
负载电容的估算
G
n 扇出电容
负载电容的估算（cont.)C fanout ＝∑C G
V in V
out C C G ＝C Gn +C Gp
Gate
P_SUB
n +
S n +D
C GC C GDO
C GSO 截止
(V GS <V TH )
截止区：
沟道未形成，C GD =C GS =0, C GB =C GC ≈CoxWL
非饱和区：
沟道形成，相当于D、S连通，
C GD=C GS ≈(1/2) CoxWL
C GB =0
饱和区：
漏端沟道夹断，C
GB =0，C
GD
=0
C GS≈(2/3) CoxWL
n
自身电容
负载电容的估算（cont.)
G S
D
设输入为阶跃信号，则V out 从0升(或从V DD 下降）到0.5V DD 时，晶体管（对于短沟道晶体管）处于截止或饱和态，因此C GD 只剩交叠电容。
V out
C GS 、C SB 、C GB 与输出端
D 无关
只有扩散电容C DB 和C GD
Gate
P_SUB
n +S n +D
C GC
C GDO
C GSO
v C GSO 和C GDO —交叠电容，由源漏横向扩散形成，值一定
C GDO
2C GDO
n
自身电容
负载电容的估算（cont.)
因此，自身电容为：
C self =C DBn +2C GDOn +C DBp +2C GDOp
V
out
DBp
DBn
n
连线电容
反相器2输入与非门2输入与非门
*等效电阻相同：
电容比反相器大4/3倍。
*输入电容相同：
电阻比反相器大4/3倍。
漏极电容忽略连线电容
FO=1
反向器2输入与非门2输入或非门
0.75C inv R 0
反向器
N 输入逻辑门
LE 倍自身延迟时间：
反向器为τ0, n 输入逻辑门为n τ0
后级负载延迟时间：
0.75C inv R 0: FO=1时，反向器的延迟时间f: Fan out
LE: Logical Effort
输入信号数
反向器
C L =160fF
W P =2µm
W n =1µm
C D.n =1fF/µm, C G.n =1.5fF/µm, R 0.n =4k Ω/µm
τ=0.75R 0C
=0.75R 0C Self +0.75R 0C L
=0.75 (3×1fF)×4k Ω+ 0.75 ×160fF ×4k Ω=500pS t pHL
=0.69τ=345pS
t
pHL =0.69τ
=345pS 约为3M
忽略连线电容
C=160fF
W P =2µm 加大反相器
管子的宽长比
C D.n =1fF/µm, C G.n =1.5fF/µm, R 0.n =4k Ω/µm
τ=0.75 ×{(3f+13.5f) ×4k Ω
+
+ (9f+40.5f) ×4k Ω/3
+
+ (27f+160f) ×4k Ω/9}=162pS
t pHL =0.69τ=112pS t pHL =0.69
τ=112pS C=160fF
W =2
W n =1
快速
缓冲器尺寸3倍3倍逐段增加，但面积和功
耗也会加大。
C D.n =1fF/µm, C G.n =1.5fF/µm, R 0.n =4k Ω/µm
τ=0.75 ×{(3f+9f) ×4k Ω
+
+ (6f+18f) ×4k Ω/2 +
+ (12f+36f) ×4k Ω/4 +
+ (24f+72f) ×4k Ω/8
+
+ (48f+160f) ×4k Ω/16=183pS t pHL
=0.69τ=126pS
t pHL =0.69τ=126pS
C=160fF
W =2
W n =1
C
L
C in
减小延迟的版图设计典型例子
栅极/扩散∙覆盖电容
C O =0.3fF /µm
扩散电容(p 和n 相同)
底面:C J =2fF/µm 2
周边: C JSW =0.25fF/µ
m
n 栅极电容
n
扩散电容
使扩散电容减小的版图设计
G
S
L
大尺寸晶体管的设计
作业：
比较当FO=1时下列两种4输入AND 门，哪一种速度更快
A B C D
A B C
D
C
2
4/3
5/3。
