数电第七章第八章(略)

(D3 23 +D2
22
+D121+D0 20 )
（7.1.2）
第7章 数/模(D/A)与模/数(A/D)转换器
对于n位输入的权电阻网络D/A转换器， 当负反馈电阻取 为R/2时， 输出电压为
vO
=
VREF 2n
(Dn1 2n1 +Dn2 2n2 + …
+D121+D0 20 )
=
VREF 2n
第7章 数/模(D/A)与模/数(A/D)转换器
第７章 数/模(D/A)与模/数(A/D)转换器
7.1 D/A转换器 7.2 A/D转换器 7.3 集成D/A转换器Multisim 10仿真实验 实验与实训 本章小结 习题
第7章 数/模(D/A)与模/数(A/D)转换器
7.1 D/A 7.1.1 权电阻网络D/A
第7章 数/模(D/A)与模/数(A/D)转换器
由图7.1.2所示电路还可以看出， 由于工作在线性反相 输入状态的运算放大电器的反相输入端相当于接地（虚地）， 所以无论模拟开关Si合于何种位置， 与Si相连的倒T型2R电阻 支路从效果上看总是接“地”的， 即流经每条倒T型2R电阻 支路的电流与模拟开关Si的状态无关； 从R—2R倒T型电阻网 络的A、 D、 C、 D每个节点向左看， 每个二端网络的等效 电阻均为R， 故从基准电压UREF输出的电流恒为I=UREF/R， 而流经倒T型2R电阻支路的电流从高位到低位按2的负整数幂 递减， 从右到左分别为I3=I/2， I2=I/4， I1=I/8 ， I0=I/16。
第7章 数/模(D/A)与模/数(A/D)转换器
由图7.1.2所示电路， 有
iΣ =I3 +I2 +I1+I0

不同的存储器芯片，其存储容量是不同的。例如某
一半导体存储器芯片，共有4K个存储单元，每个单元 存储8位二进制信息，则该芯片的存储容量是4K×8bits 或4K字节，简称4KB。
字节数
存
（4K个字节数）
储
器
……
存储单元总数=字数×位数(字长)
字节长B
=4K× 8bits
（一个字节8bits）
7.2 顺序存取存储器（SAM）
11
位 线
...
位 线
31 0
31 1
.
.
.
.
.
.
Y0
Y1
列译 码 器
...
0 31
1 31
位 线
...
位 线
31 31
.
Y31
A5
A6
A7
A8
A9
地 址输 入
7.3.1 RAM的结构
存储器存储矩阵结构
32根行地 址选择线
A4
行 X0
A3
地 X1 址·
A2
译·
A1 A0
码· 器 X31
A5
A6
A7
(1) 循环刷新 I0 (2) 边写边读
(3) 只读不写，数据刷新 I1
G20
& ≥1
&
G30
G21
& ≥1
&
G31
1024位动态移存器
CP
CP
1024位动态移存器
CP
CP
G40
&
O0
G41
&
O1
··· ···
··· ···
I7 G1 &

另外，存储阵列也可以采用带金属熔丝的二极管、N沟道叠 栅MOS（SIMOS）管、Flotox MOS管和快闪叠栅MOS管等， 制成可编程ROM。
PROM 采用熔断丝结构，译码器输出高电平有效。出厂时，熔 丝是连通的，即全部存储单元为1，若使某些单元改为0，只要通 过编程器，并给这些单元足够大的电流将熔丝烧断即可。熔丝烧 断后不能恢复，因此PROM只能改写一次。
右图为单管动态存储单元， 存储单元，以MOS管T及栅 极电容C为基础构成，数据 存储于电容C中。 T管相当 于一个开关，当行选择线 X=1，开关打开，电容C与 位线B相连，否则断开。 写：X=1，WE#=0，输入缓 冲器选中，D1是要写入数据， D1=1，C充电，D1=0，C放 电。
读：X=1 ，C与位线相连，C中的数据通过位线和 缓冲器输出
右图所示是一个ROM的结 构示意图，其中存储阵列是 由字线和位线交叉处的二极 管构成。该存储器有4个地 址单元（4个字），字长为4 位。读操作时，如果给定的 地址码为A1A0=01，译码器Y0 ～Y3中只有Y1为低电平，则 Y1字线与所有位线交叉处的 二极管导通，使相应的位线 变为低电平，而交叉处无 二极管处的位线仍为高电平。以上分析可知，字线与位线交叉 处相当于一个存储单元，此处若有二极管存在，则相当于存储 单元存有1，否则为0值。在实际应用中，常以字数和字长的乘 积表示存储器的容量（也称为密度），存储器的容量越大，意 味着能存储的数据越多，字数通常用K、M或G为单位。 存储容量＝字线数×位线数＝2n×b（位）
7.1.1 ROM的定义与基本结构
ROM是一种永久性数据存储器，其中的数据一般由专用的 装置写入，数据一旦写入，不能随意改写，在切断电源后，数 据也不会消失。 所有ROM(ROM、PROM、 EPROM等）的电路结构都包 含地址译码、存储单元和输出 缓冲三部分。地址译码用译码 器实现；存储单元的电路有二 极管、MOS管等多种，存储 单元组成的存储矩阵实际上是 与－或阵列；输出缓冲由输出 缓冲器组成。

V1导通，因此电容C又通过导电管V1迅速放电，直到
UC=0，电路进入稳态。这时如果Ui一直没有触发信号来
到，电路就一直处于Uo=0 的稳定状态。
② 暂稳态：外加触发信号Ui的下降沿到达时，由于
VU12截止13U，CCU、CCU开6(始UC通) 过 0电，阻RRS向触电发容器CQ充端电置。1，随因着此电U容oC=1充, 电 的进行，UC不断上升，趋向值UC(∞)=UCC。
② 脉冲整形。将不规则的电压波形整形为矩形波。 若适当增大回差电压，可提高电路的抗干扰能力。图 7.2.7(a)为顶部有干扰的输入信号，图7.2.7(b)为回差电压 较小的输出波形，图7.2.7(c)为回差电压大于顶部干扰时的 输出波形。
(3) 脉冲鉴幅。图7.2.8是将一系列幅度不同的脉冲信 号加到施密特触发器输入端的波形，只有那些幅度大于 上触发电平U+的脉冲才在输出端产生输出信号。因此， 通过这一方法可以选出幅度大于U+的脉冲， 即对幅度可 以进行鉴别。
时，当由于URiS触23发U器CC 时的，RSU=o1=1U，oL故不U变o=；U当oLU保i下持降不，变且；13只UC有C 当UiUi
2 3
UCC
下降到小于等于1
3
U
CC
时，RS触发器置UoH，此时相应的Ui幅值(
1 3 U CC
)称为下触发电平U-。
从以上分析可以看出，电路在Ui上升和下降时，输出电
TW 0.7RTCT
图7.3.1 集成触发器74LS121
表7.3.1 集成单稳态触发器74LS121的功能表
式中，RT和CT是外接定时元件，RT(Rext)范围为2kΩ~40 kΩ, CT(Cext)为 10pF~1000μF。CT接在 10、11脚之间，RT接在 11、14 脚之间。如果不外接RT，也可以直接使用阻值为2kΩ 的内部定时电阻Rin，则将Rin接UCC，即9、14 脚相接。外接 RT时 9 脚开路。 74LS121