论文-四路智力竞赛抢答器的设计
- 格式：doc
- 大小：356.50 KB
- 文档页数：25
.
-
. 可修编. 摘 要
本文设计可供四人抢答的抢答器电路并对其进行仿真。首先本文提出了一种控制以及计时电路的方案，并对其进行了论证。设计方案先利用D触发器及优先编码器74LS148N组成的抢答电路实施抢答电路的运行，然后利用555集成电路构成秒脉冲发生器；然后用其产生的矩形波触发倒计时计数器；运用输出的进位电压控制计时器的停止，并发生警报。然后用Multisim9对电路进行仿真和整体的性能指标测试。经过测验，得到了比较符合要求的仿真结果。
关键字：D触发器、优先编码器74LS148、七段显示译码器74LS48、555集成电路
.
-
. 可修编. 目 录
摘要I
目 录II
绪 论1
第1章方案与论证2
1.1 设计要求2
1.2方案论证2
第2章单元电路设计4
2.1 抢答器按键保持与封锁电路4
2.1.1 74LS74D触发器4
2.2选手显示电路6
2.2.174LS148优先编码器6
2.2.2 74LS248七段译码器8
2.3脉冲发生器电路11
2.3.1 555定时器11
2.4 8421BCD码递减计数器电路13
2.4.1 十进制可逆计数器74LS192 .................................................................. 13
2.5抢答及限时鸣响电路15
2.5.1 74LS04非门15
2.5.2 74LS02与非门16
总结18
参考文献19 .
-
. 可修编. 附录Ⅰ总电路图20
附录Ⅱ元器件清单21
.
-
. 可修编. 绪 论
关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧、活跃气氛，让观众看得更有情趣。可见抢答器在现实生活中确实很实用，运用前景非常广泛。
在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。如果在抢答中，只靠人的视觉是很难判断出哪组先答题。这次设计就是用几个触发器以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。
.
-
. 可修编. 第1章 方案与论证
1.1 设计要求
（1）设置一个系统清除和抢答控制开关S，该开关由主持人控制；
（2）抢答器具有锁存与显示功能；
（3）抢答器具有定时抢答功能，定时时间为60秒，当主持人启动"开始"键后，定时器进行减计时；
（4）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
1.2 方案论证
方案一：
用CD4511 、CD4068各一个电阻，开关，三级管和二级管若干及七段显示器构成抢答电路。本电路的控制方法是利用开关进行输入编码当按键第一次就接下时，输出由1111110变为所接下的键值的BCD编码经4068 8输入与门和一个三级管控制后输出CD4511第五脚使其从底电平变为高电平，从而锁住CD4511，实现抢答功能。计数器利用两个CD40110和CD4011组合成60秒的加法计数器。此电路原理简单，制作方便，但显示不为倒计时，观看比较不方便。
方案二：
抢答电路由四个D触发器74LS74N，或非门4002BT，开关若干，优先编码器74LS148及七段显示器等组成。本电路的控制方法是利用开关进行高低电位的输入，当四个开关有一个有优先按下时，D触发器的输出端输出的高电位通过或非门进入其他D触发器的异步复位端从而使其他选手的输入信号锁存成无效。倒计时电路由74LS192, 七段显示器，及555定时电路组成。此电路的设计虽然较复杂，但是能很好实现所要求的功能。
通过比较二个方案的特点，本电路采用方案二！
智力竞赛抢答器的设计方框图如图1.2所示。包括抢答器电路，秒脉冲发生器电路、计数器电路、译码与显示电路、报警电路和外部控制电路（辅助时序控制电路）等六个部分组成。计时电路递减计时，每隔1秒钟，计时器减1。其中抢答器，计数器和控制电路是系统的主要部分。抢答器电路完成抢答功能，计数器完成60秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示功能。当计时器递减计时到零（既定时时间到）时，显示器上显示00，同时警报灯点亮。 .
-
. 可修编.
图1.2 智力竞赛抢答器电路原理框图
设计思路：利用D触发器上的置位或复位实现抢答电路的信号的优先输入，通过优先编码器和显示译码器把优先抢答的选手显示出来；由定时器发出的秒脉冲信号经过递减计数器，译码器，再由数码管显示出来，中间包括控制电路。
抢答电路 显示电路
倒计时电路 CP 报警电路
总控制电路 显示电路
发光二极管 .
-
. 可修编. 第2章 单元电路设计
2.1 抢答器按键保持与封锁电路
2.1.1 74LS74D触发器
74ls74双上升沿D触发器（有预置、清除端），1CP、2CP 时钟输入端，1D、2D 数据输入端，1Q、2Q、1Q ＿
、2Q ＿
输出端，CLR1、CLR2 直接复位端（低电平有效），PR1、PR2 直接置位端（低电平有效）。
负跳沿触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP
高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号[1]。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。
工作原理:
SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下:
(1)CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5=D。
(2)当CP由0变1时触发器翻转。这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5=D，Q4=Q6=D。由基本RS触发器的逻辑功能可知，Q=D。
(3)触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。因此，该触发器常称为维持-阻塞触发器。总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比,同工艺的边沿触发器有更.
-
. 可修编. 强的抗干扰能力和更高的工作速度。
74LS74逻辑图如图2.1所示：
图2.1 74LS74逻辑图
74LS74功能表如表2.1所示：
表2.174LS74功能表
输 入 输 出
PR CLR CLK D Q
0 1 × × 1 0
1 0 × × 0 1
0 0 × × H* H*
1 1 ↑ 1 1 0
1 1 ↑ 0 0 1
1 1 0 × Q0 0
按键保持与封锁电路图如图2.2所示：
.
-
. 可修编.
