译码器和数据选择器 实验报告 (2)

实验三组合逻辑电路应用——译码器、数据选择器
译码器和数据选择器是现代数字电子学中常用的两种组合逻辑电路。

它们可以将输入
的二进制信号转换为对应的输出信号，并且在数字电路中具有广泛的应用。

一、译码器
译码器是一种将输入的二进制信号转换成对应输出信号的数字电路。

译码器的作用是
将输入的地址码转换成溢出电路所能识别的控制信号，通常用来将不同的地址码映射到不
同的设备或功能上。

比如在存储器系统中，根据不同地址码，从RAM或者ROM中取出相应
的数据或指令。

除此之外，译码器还可以用于数据压缩、解码、解密等领域。

在一些数字电路中，译
码器还可以充当多路复用器、选择器等电路的功能。

译码器的分类按照其输入和输出的码制不同，可以分为译码器、BCD译码器、灰码译
码器等。

其中，最常见的是2-4译码器、3-8译码器、4-16译码器等。

二、数据选择器
数据选择器是一种多路选择器，根据控制信号选择输入端中的一个数据输出到输出端。

选择器的控制信号通常由一个二进制码输入到它的控制端，二进制码的大小由选择器的通
道数决定。

数据选择器广泛用于控制、多媒体处理、信号处理等方面。

数据选择器与译码器相比，最主要的区别在于其输出可以不仅限于数字信号。

数据选
择器可以处理模拟信号、复合信号等多种形式的信号，因为它可以作用于信号的幅度、相位、频率等方面。

数据选择器按照输入和输出的端口取数的不同，可以分为单路选择器和多路选择器。

常见的有2-1选择器、4-1选择器、8-1选择器、16-1选择器等。

实验三译码器、数据选择器及其应用一、实验目的1．熟练掌握集成译码器、数据选择器的工作原理、逻辑功能。

2．熟练掌握集成译码器、数据选择器实现某些逻辑函数。

二、实验器件1、3线-8线译码器74LS138×12、8选1数据选择器74LS151×13、4输入二与非门74LS20×14、六反相器74LS04×1三、实验内容1、74LS138的功能测试(1)、74LS138引脚图：(2)、74LS138功能表：注：2G =G 2A +G 2B 2、74LS138用作逻辑函数发生器(1)、用74LS138和门电路实现逻辑函数 F=AB+AC+BC 实验步骤：将逻辑函数转化为最小项逻辑表达式 画卡诺图：由卡诺图得到：F=A BC+A B C+AB C +ABC=Σm (3,5,6,7) =7.6.5.3m m m m =7.6.5.3Y Y Y Y用一片74LS138和一片74LS20搭建电路：BC A 00 01 11 10 01 1111(2)、用74LS138和门电路实现逻辑函数F=A BC+A B C+AB C（判偶电路）(3)、用74LS138和门电路设计一个全加器3、74LS151功能测试(1)、74LS151引脚图：(2)、74LS151功能表：4、74LS151和门电路实现逻辑函数(1)、用74LS151和门电路实现逻辑函数 F=AB+AC+BC 实验步骤：将逻辑函数转化为最小项逻辑表达式 画卡诺图：由卡诺图得到：F=A BC+A B C+AB C +ABC=Σm (3,5,6,7)=m 0.0+m 1.0+m 2.0+m 3.1+m 4.0+m 5.1+m 6.1+m 7.1 74LS151输出Y=m 0.D 0+m 1.D 1+m 2.D 2+m 3.D 3+m 4.D 4+m 5.D 5+m 6.D 6+m 7.D 7 若令F=Y ，A=C ，B=B ，C=A 则D 0= D 1= D 2= D 4=0 D 3= D 5= D 6= D 7=1 根据以上分析，画出电路图：BC A 00 01 11 10 01 1111(2)、用数据选择器74LS151实现函数F=Σm (0,2,7,8,13)。

实验四译码器及其应用一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。

它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。

译码器可分为通用译码器和显示译码器两类。

前者又分为变量译码器和代码变换译码器。

1.变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。

若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。

而每一个输出所代表的函数对应于n个输入变量的最小项。

以3线－8线译码器74LS138为例进行分析，图4－1(a)、(b)分别为其逻辑图及引脚排列。

其中A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S 为使能端。

(a) (b)图4－1 3－8线译码器74LS138逻辑图及引脚排列表4－1为74LS138功能表当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。

当S1＝0，2S＋3S＝X时，或S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。

表4－1二进制译码器实际上也是负脉冲输出的脉冲分配器。

若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图4－2所示。

若在S 1输入端输入数据信息，2S ＝3S ＝0，地址码所对应的输出是S 1数据信息的反码；若从2S 端输入数据信息，令S1＝1、3S ＝0，地址码所对应的输出就是2S 端数据信息的原码。

若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。

根据输入地址的不同组合译出唯一地址，故可用作地址译码器。

接成多路分配器，可将一个信号源的数据信息传输到不同的地点。

二进制译码器还能方便地实现逻辑函数，如图4－3所示，实现的逻辑函数是 Z ＝C B A C B A C B A ++＋ABC图4－2 作数据分配器 图4－3 实现逻辑函数利用使能端能方便地将两个3/8译码器组合成一个4/16译码器，如图4－4所示。

设计译码器和数据选择器一、实验目的：1．掌握译码器电路的功能、特点及其测试方法。

2．掌握译码器的级联方法及测试方法。

3．掌握四选一数据选择器的逻辑功能及测试方法。

4．掌握数据选择器的级联方法及测试方法。

5．掌握3线—8线译码器的应用方法及测试。

二、实验仪器、设备、元器件：1．数字逻辑电路实验仪 1台2．双2-4译码器74LS139芯片 1片3．双四选一数据选择器714LS253芯片 1片4．六反相器74LS04芯片 1片5．四2输入或门74LS32 1片6．3-8译码器74LS138芯片 1片7．四2输入与非门74LS32芯片1片8．示波器或万用表9．导线若干三、预习要求：1．预习译码器和数据选择器的基本原理及功能;2．熟悉实验用芯片的引脚排布和功能;四、实验内容和步骤：1. 译码器功能测试:74LS139双2线—4线译码器如图7.1所示。

图7.1（a）为原理图，图7.1（b）为实验测试连线图。

输入端D0、D1接逻辑开关A、B，输出Y0~ Y3接电平指示器。

改变输入信号D0、D1的状态，观察输出，写出Y0~ Y3的数值（表7.1）及其表达式。

图7.1表7.1 功能表Y3 = ___________ Y2 = ______________ Y1 = ____________ Y0 =____________ 2. 译码器的级联应用:用双2线—4线译码器74LS139组成的3线—8线译码器电路如图7.2所示，按图连线。

输入端D0~ D2接逻辑开关0、1、2，输出Y0~ Y7接电平指示器。

改变输入信号D0~ D2的状态，观察输出，写出Y0~ Y7的数值（表7.2）及其表达式。

图7.2表7.2Y7 =_____________ Y6 =________________ Y5 =_____________ Y4 = _______________ Y3 =_____________ Y2 = _______________ Y1 =_____________ Y0 = _______________3. 数据选择器功能测试:将双四选一数据选择器74253按图7.3所示连线，选择74253，按F1键打开74253器件真值表，掌握该器件的各管脚功能及使用方法。