第5章半导体存储器资料

一. SRAM的接口特性 三. EPR0M的接口特性 五. 存储器片选控制方法
二.SRAM与CPU的连接方法 四. EPR0M与CPU的连接方法 - 六. 存储器与CPU连接时应注意的1 问题
第一节 概
述
一、存储器的分类
按在系统中的地位
主存储器：存放当前运行所需信息。速度快， 容量小，价格高。
辅助存储器：存放当前暂不参与运行的文件、 数据。 容量大、价格低、速度慢。
0BFFFH
0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 00
0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 11
系统片
6264地址线13根
选译码
存储器片内译码
-
16
A0～A12
A13 A14 A15 A16～A19
8088 主控板
MEMW MEMR D0～D7
A0~A11 2732
D0~D7
2732逻辑关系图
CE
OE/Vpp
CE
Vcc
0
GND 0
0
0
A7
A6
A5 A4
A3
A2 A1
2732
A0
IO 0
IO 1
IO 2 GND
2732引脚排列图
Vcc A8 A9 A11
O E /V p p A10 CE IO 7 IO 6
IO 5 IO 4 IO 3
OE/Vpp 0 1
掩膜ROM
EEPROM
FIFO（先进先出）用于队列电路和多级缓冲寄存器
CCD(电荷耦合器件)以串行方式工作,存取时间与位置有关
MBM(磁泡存储器）
半导体存储器的特点：

（又称为2K ×8）
h （8-22）
RAM2114、2116的管脚图
A6 A5 A4 A3 A0 A1 A2
CS GND
1
18 VCC
2
17 A7
3
16 A8
4
15 A9
5
14 D0
6
13 D1
7
12 D2
8
11 D3
9
10 R / W
RAM 2114 管脚图
A7 A6
A5 A4 A3
A2 A1 A0 D0 D1 D2
存储器位扩展：数据位数扩展，地址字数不变；
存储器字扩展：地址字数扩展，数据位数不变。
h （8-5）
§5.2 只读存储器( ROM )
只读存储器，工作时其存储的内容固定不变。因此， 只能读出，不能随时写入。 5.2.1 ROM的基本结构及工作原理 基本结构:地址译码器、存储矩阵和输出电路
h （8-6）
W0 W1 W2 W3 A1
1 A0
1
D3 D2 D1 D0
h （8-9）
缺点
h （8-10）
使用 MOS 管的ROM：字线和位线间有 MOS 管的单元存 储 “1”，无 MOS 管的单元存储 “0”。
h （8-11）
固定 ROM:其存储单元中的内容在出厂时已被 完全固定下来，使用时不能变动。
h （8-14）
ROM实现组合逻辑函数

W0 W1 W2 W3 A1
1
A0 1
地址 内容
A1 A0 00 01 10 11
D3 D2 D1 D0 01 01 10 11 0100 1110
D3
D3A1A0A1A0
D2

2
高速缓冲存储器(Cache)。这个存储器 所用芯片都是高速的,其存取速度可与微处 理器相匹配,容量由几十K～几百K字节,通常 用来存储当前使用最多的程序或数据。
内存储器,速度要求较快(低于Cache),有一 定容量(受地址总线位数限制),一般都在几十 兆字节以上。
3
外存,速度较慢,但要求容量大,如软盘, 硬盘,光盘等。其容量可达几百兆至几十个 GB,又称“海量存储器”,通常用来作后备存 储器,存储各种程序和数据,可长期保存,易于 修改,要配置专用设备。
M / IO
•
1
前1K
A11
•
1
后1K
23
前 1K A =0 11 0000000000000000 ～ 0000001111111111B 即 0000～03FFH
后 1K A =1 11 0000100000000000 ～0000101111111111B 即 0800～0BFFH
可见,地址不连续!
选用存储器时,存取速度最好选与CPU 时序相匹配的芯片。另外在满足存储器总 容量前提下,尽可能选用集成度高,存储容量 大的芯片。
14
5.2 读写存储器RAM
5.2.1 静态RAM(SRAM) SRAM的基本存储电路由6个MOS管
组成,为双稳态触发器，其内部结构请自 己看书。
⒈ 2114存储芯片,为1K*4位
27
图中数据总线驱动器采用74LS245,其逻
辑框图与功能表三态如下:
门
A
•
•B
使能 方向控制
G
DIR
操作


&
•
•
0
0
BA
0
1
AB

1. 存储器的性能指标 存取速度是指从CPU给出有效的存储器地址到存 储器输入或输出有效数据所需要的时间 对存储器的要求是容量大、速度快、可靠性高、 成本低，但在一个存储器中难以全部达到.目前在 计算机系统中，采用分级结构
8
5.1.2 存储器的性能指标与分级结构
2. 存储器的分级结构 目前采用较多的是3级存储器结构,即高速缓冲存储 器（Cache）、内存和辅存.
2.存储器芯片的片选线与地址总线的连接 （2）译码法
使用译码器对系统总线中字选余下的高位地址线 进行译码，以其译码输出作为存储器芯片的片选信号
29
5.3.1 存储器芯片与地址总线的连接
2.存储器芯片的片选线与地址总线的连接 （2）译码法
常用典型译码器：74LS138（3-8译码器），其引线与功 能如下图：
27
例：连接容量为4K×8的存储器，若用2K×8 的存储器芯片，共需多少片？共需多少根 地址线？几根作字选线？几根作片选线？
• 共需: (4k*8)/(2k*8) = 2片 • 总共地址线：4K = 212, 12根 • 字选线：2K = 211， 11根 • 片选线：12-11 = 1根
28
5.3.1 存储器芯片与地址总线的连接
22
5.3 存储器与CPU的接口
单个芯片的接口：以6116（2K*8）芯片为例
A10—A0
CP U
D7 —D0
CB
0 1 2 … …
2K-1
…
……
存储单元 （1byte）
6116芯片
23
5.3.1 存储器芯片与地址总线的连接
若存储器由多个芯片组成，如何连接？
•地址译码器从芯片上选出存储单元，称为字选. •字选只要从地址总线的最低位A0开始。把它们与存 储器芯片的地址线依次相连即可完成. •而存储器芯片则由地址总线中剩余的高位线来选择， 这就是片选