6 时序逻辑电路
1、相同计数器的异步计数器和同步计数器相比,一般情况下( A )
A. 驱动方程简单
B. 使用触发器个数少
C. 工作速度快
D. 以上都不对
2、n 级触发器构成的环形计数器,其有效循环的状态数是( A )
A. n 个
B. 2个
C. 4个
D. 6个 3、用n 个触发器构成的计数器, 计数容量最多可为
。
4、某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移8位,完成该操作的时间为 80µs 。
5、（1）请用置位法, 将Ｔ4161接成五进制计数器。
T4161功能表
注：T4161是四位二进制计数器，，Q 0,Q 1,Q 2,Q 3为输出端，D 0,D 1,D 2,D 3
为置数输入端，其中D 3为高位，D 0为低位。
（2）用两片 74LS161 二进制计数器构成 40 进制计数器，画出电路图。74LS161为同步16进制计数器，它的逻辑图和功能表如下。
解题要点：根据题目要求确定用两片161级联成16×16的计数器，再用反馈归零法设计。 （1）计数状态（16进制） （2）画电路图。
CP
D R LD S 1 S 2 工作状态 × 0 × × × 清零 ↑ 1 0 × × 预置数 × 1 1
0 1 保持(包括C)
× 1 1
× 0 保持(C=0) ↑ 1 1
1
1
计数
·
·
·
& “1”
“1”
CP
Q 3 Q 2 Q 1 Q 0 C 74161 CP CR LD CT P CT T D 3 D 2 D 1 D 0 Q 3 Q 2 Q 1 Q 0
CO 74161 CP CR LD CT P CT T D 3 D 2 D 1 D 0
6、分析下图所示序列发生电路，要求写出D SR 的逻辑函数式，列出状态转换表，写出Z 的输出序列码。
解：74LS194为双向移位寄存器，M0=1,M1=0,时向右移位。
SR D 的逻辑函数式为：103103
Q Q
Q Q Q Q D SR +==
Z 的输出序列码为：001111 状态转换表如下：
7、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。（ ✓ ） 8、利用四位可逆移位寄存器串行输入寄存1100，左移时首先输入数码 1 ，右移时首先输入数码 0 。
9、如图所示时序电路。写出电路的驱动方程、状态方程，画出电路的状态转换图，说明电路
的逻辑功能，并分析该电路能否自启动。
1J CP
Q 0
1J Q 1
Q 0
FF 0 FF 1 1J FF 2 1K
1K
1K
Q 2
解： 答题要点（1）电路驱动方程为：
001211002211;;;n n n n n n
J Q K Q J Q K Q J Q K Q ====== 电路状态方程为：
121110101020n n
n n
n n n n n
Q Q Q Q Q Q Q Q Q +++===+
状态图如下：
该电路是一个5进制计数器；能自启动。
10、构成一个7进制计数器需要三个触发器。 （ ✓ ）
11、时序逻辑电路在结构上包含____组合电路_____和____存储电路____两部分。 12、设计计数器时应选用（ B ）。
A ．基本触发器
B ．边沿触发器
C ．同步触发器
D ．施密特触发器
13、下表所示为四位二进制计数器Ｔ215 的功能表,试分析下图电路所具有的功能。要求画出状态转换图。
答题要点：这是利用芯片的异步置数端接成的任意进制计数器。
列状态转换图：
Q 3Q 2Q 1 Q 0
0110不稳定，所以是模6计数器。
14、分析电路功能,并说明能否自启动。
解： 答题要点（1）电路驱动方程为：
（2）电路状态方程为：
⎪⎪⎩
⎪⎪⎨⎧⋅+⋅=⋅+⋅⋅===⋅+=⎪⎪⎩⎪
⎪⎨⎧=⋅=====+++n n n n n n n n n n n
n n
n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q K Q Q J Q K Q J Q K Q J 312131312133
1221212111
312332322121 状态图如下：
可作扭环形计数器(模六)，可以自启动。
15、当时序电路存在无效循环时该电路不能自启动。（ X ） 16、时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的__输入信号__，还与电路的___原始状态___有关。
17、一块7490十进制计数器中,它含有的触发器个数是( C ) A. 1 B. 2 C. 4 D. 6 18、n 级触发器构成的扭环形计数器,其有效循环的状态数是( B ) A. n 个 B. 2 n 个 C. 4个 D. 6个 19、时序逻辑电路在结构上包含__组合电路____和__存储电路____两部分。 20、同步时序电路具有统一的时钟CP 控制。（ ✓） 21、分析下图给出的电路，说明这是多少进制的计数器。
22、用JK 触发器和门电路设计一个同步五进制加法计数器。要求有进位输出端。状态转换图如图所示。
23、请用集成计数器芯片74LS193构成模10加法计数器。74LS193逻辑符号如图图中C
Q 是进位输出端且+=
CP Q Q Q Q Q A B C D C ，D Q 是借位输出端。且-⋅⋅⋅⋅=CP Q Q Q Q Q A B C D D 。74LS193功能表如表所示。
3Q 2Q 1
Q Y
/000
001 010 011
100
101
110 111 /1
/0 /0
/0 /0
/1
/1
/1
EP D
R C
0Q 1Q 2Q 3Q 3
D 2D 1D 0D CP ET
LD
74LS161Ⅰ EP D
R C 0Q 1Q 2Q 3Q 3D 2D 1D 0D CP ET LD 74LS161Ⅱ &
1
1
1
CP
Y
(a)
EP D
R C
0Q 1Q 2Q 3Q 3
D 2D 1D 0D CP ET
LD
74LS160Ⅰ EP D
R C 0Q 1Q 2Q 3Q 3D 2D 1D 0D CP ET LD 74LS160Ⅱ 1
0 1
CP Y
(b)
1
1
图 74LS193逻辑符号
表 74LS193功能表
