福建农林大学微机原理课件第9章新

式大大提高了CPU的工作效率，但是需要花费更多的硬件。
(5)
I/O处理机方式：I/O处理机又称外围处理机，它基本独立于主机工作，即可完
成I/O通道要完成的I/O控制，又可完成码制变换、格式处理、数据块检错等操作。
概述
第22页
其中，程序查询方式和程序中断方式主要用于数据传输率比较低的外围设备，而 DMA方式、I/O通道方式和I/O处理机方式主要用于数据传输率比较高的设备。
概述
外围设备 01
外围设备包括利用光、电、磁、机械等原理制
成的各种设备，将信息转换为二进制数码的表示形式。 在第8章中已详细介绍。
第9页
概述
第10页
设备控制器 02
设备控制器的功能是将外围设备生成的各种形式的二进制数码转换成电信 号，并根据输入信号的要求，对设备的运行进行控制。设备控制器属于外围设备
I/O过程的 程序直接控制
I/O过程的程序直接控制
第24页
I/O过程的程序直接控制的特点是I/O过程完全处于CPU指令控制下，即外围设备的
有关操作（如启动、停止、传送开始等）都要由CPU指令直接指定。在典型情况下，I/O操作在 CPU寄存器与外围设备（或接口）的数据缓冲寄存器间进行，I/O设备不直接访问主存。采用程序
的一个组成部分，是该外围设备与计算机连接的界面。
概述
第11页
I/O接口 03
I/O接口用来完成外围设备与CPU交换信息时在速度、代码形式上的相互匹 配。在CPU中，数据和外围设备的传送速度相差悬殊。二进制数据是并行传输的，并且有标
准的电位要求，而外围设备因其种类的不同，其数据的传输方式有串行的，有并行的，还有 串并行的。
状态上，故只适用于CPU不忙且数据传送速度要 求不高的系统。

(4) 外来信号 如 INTR HRQ
中断请求 总线请求
2. 输出信号
(1) CPU 内的各种控制信号
Ri Rj
(PC) + 1 PC ALU ＋、－、与、或 ……
(2) 送至控制总线的信号
MREQ IO/M RD WR INTA HLDA
访存控制信号
访 IO/ 存储器的控制信号
读命令 写命令 中断响应信号 总线响应信号
存储器
二、间址周期
指令形式地址 MAR Ad ( IR ) MAR 1R M ( MAR ) MDR MDR Ad ( IR )
CPU
MAR CU
IR
MDR
地数 控 址据 制 总总 总 线线 线
存储器
三、执行周期
1. 非访存指令
(1) CLA 清A
0 ACC
(2) COM 取反
ACC ACC
(3) SHR 算术右移 L(ACC) R(ACC), ACC0 ACC0
（取指令）
（执行指令）
指令周期
T0 T1 T2 T3
机器周期 （执行指令）
四、控制方式
产生不同微操作命令序列所用的时序控制方式 1. 同步控制方式
形式地址 MAR
控制信号
…
CU
IRi
IIRR
• MDR
MDRO
•1 R
MAR
MARi
地址线
地址线
• 数据线 MDR
数据线
• MDR IR
MDRO
IRi
有效地址 Ad（IR）
控制信号
…
PC MMAARR MMDDRR
MARi MDRO
CPU 内 部 总 线

防火墙能防止内部信息的外泄：所有进出的信息都必须经 过防火墙，只允许授权的通信通过
精选PPT课件
防火墙技术
防火墙的分类
从实现技术方式来说，可以分为三类
分组过滤路由器 应用级网关 电路级网关
从形态上来说，分为两类
软件防火墙 硬件防火墙
精选PPT课件
第四节：信息安全技术
数据加密技术 数字签名 数字证书
信息安全的定义与特征
在网络出现以前，信息安全是指对信息的机密性、完 整性、可靠性的保护，即面向数据的安全
互联网出现以后，信息安全除了以上概念以外，其内 涵扩展到面向用户的安全，及鉴别、授权、访问控制、 抗否认性和可服务性以及内容的个人隐私、知识产权 等的保护
信息安全有两层含义：
对信息系统整体的安全保护 对信息系统中信息的安全保护
精选PPT课件
信息安全的定义和等级标准
网络信息安全应具有以下的基本特征
保密性：是指信息不泄露给非授权的个人、实体和过程，或供 其使用的特性 可用性：是指合法用户访问并能按要求顺序使用信息的特征 完整性：是指信息未经授权不被修改、不被破坏、不被插入、 不延迟、不乱序和不丢失的特性 可控性：是指授权机构对信息的内容及传播具有控制能力的特 征，可以控制授权范围内的信息流向及其方式 可审查性：在信息交流过程结束后，通信双方不能抵赖曾经做 出的行为，也不能否认曾经接收到的对方信息
精选PPT课件
第二节：计算机病毒及其防范
计算机病毒的基本知识 计算机病毒的防范
精选PPT课件
计算机病毒的基本知识
病毒的概念
计算机病毒是指编制者在计算机程序中插入的破坏计算机功能或 数据，影响计算机使用并能自我复制的一组计算机指令或者程序 代码
计算机病毒的特征

8259A的内部结构框图
(P 226 图9-1)
IRR(中断请求寄存器): 存放外部输入的中断请求信 号,IRi=1时,该寄存器的相应位置1;
ISR(中断服务寄存器): 记录正在处理中的中断请求;
IMR(中断屏蔽寄存器): 存放对各级中断请求的屏蔽信息 (由OCW1写入);
PR(优先级判别器): 用来识别各中断请求信号的优先级 别; 一般处理原则:允许高级打断低级,不允许低级打断高级, 也不允许同级中断互相打断. （注）
电平触发方式：高电平有效，但持续时间不能太长也不 能太短； 边沿触发方式：低电平到高电平的正跳变，最好用负脉 冲的后沿；
2.中断类型码的形成
在响应中断的第二个INTA信号有效期间8259A将中断类 型码通过数据总线传送给CPU。（P82）
初始化时设置
1 0 0 0 1 X X X D7 D6 D5 D4 D3 X X X
中断嵌套可以有多级，具体级数原则上不限， 只取决于堆栈深度。
三. 中断的优先级与中断嵌套
原主程序
1#中断 服务程序
2#中断 服务程序
3#中断 服务程序
响应
响应
响应
1#中断请求
2#中断请求 3#中断请求 返回 返回 返回
中断优先级3#>2#>1#
9.1 可编程中断控制器8259A
中断系统的功能:
1. 可解决高速运算CPU与低速外设信息交换之间的矛盾; 2. 用于响应突发事件;
(II)
郝新红
3#教学楼 102室，电话：4850
微机原理（II）
教材：“《微型计算机原理及应用》（第三版）郑学坚 周斌 编著” 清华大学出版社的后半部分 参考书： （1）《单片机原理与应用设计》张毅刚 、彭喜元 编著 电子工业出版社 2008.4