集成电路版图课程设计实验
- 格式：doc
- 大小：699.00 KB
- 文档页数：4
—1— 《集成电路版图设计》实验课考核表
学生姓名 专业班级 2017级集电创新班 学 号
设计内容描述：基于TSPC原理的D触发器
触发器是能够存储一位二进制信息的基本单元。
触发器特点有 1.有两个能够保持的稳定状态，分别用来表示逻辑 0 和逻辑 1。2. 在适当输入信号作用下， 可从一种状态翻转到另一种状态； 在输入信号取消后，能将获得的新状态保存下来。 把触发器按触发方式分： 可分为电位触发方式、主从触发方式及边沿触发方式。 按逻辑功能分： 可分为 R-S 触发器、 D 触发器、J-K 触发器和 T 触发器。
1.1 原理介绍
下图所示为一个用 TSPC 原理构成的上升沿 D 触发器的电路图。 电路由 11个晶体管构成， 分为四级。 当时钟信号为低电平时， 第一级作为一个开启的锁存器接收输入信号， 而第二级的输出节点被预充电。 在此期间， 第三级和第四级保持原来的输出状态。 当时钟信号由低电平变换到高电平时， 第一级不再开启而且第二级开始定值。 同时， 第三级变为开启而且将采样值传送到输出。
注意， 最末级(反相器)只用于获得不反相的输出电平。
2.2 电路设计步骤及电路图
（1） 进入 UNIX 系统， Open terminal 即打开终端；
（2） 输入virtuoso &→回车→进入 Cadence 软件,即会弹出 virtuoso 对话框；
（3） 新建一个单元： File→New→Cellview→在 Cellname 中输人“D-TSPC” →
View name:Schematic → Tool:Composer—Schematic; 即 可 以 弹 出 D-TSPC Schematic 对话框，
开始电路图的绘制；
(4) 画 PMOS 管： 快捷键 i→进入 Add Instance 窗口→单击 Browse→Library 里选择 sample→Cell 里选择 pmos→View 里选择 symbol→close→修改参数（Width,Length） ;
（5） NPMOS 管、 vdd、 gnd 的画法与步骤 4 相同； —2— （6） 输入输出信号的绘制： 快捷键 p→弹出“Add Pin” 对话框→Direction 里选
择 input/output→pin Names 里写入 D/CLK/Q;
（7） 连线： 快捷键 W→连接即可； 这样就可以得到如下图所示的电路图
2.3 版图设计步骤及版图
（ 1 ） 在 Icfb-Log:/home/004/CDS.log 对话框中 ， File→ New→ Cellview→ 在
Cellname： “D-TSPC” →View name:Schematic→Tool:Composer—Virtuoso， 即弹
出 D-TSPC Layout 对话框；
根据电路图绘制版图
(2)将电路图分成 4 部分来绘制版图：
1.先画 pmos 管， 画出出有源区， 其次画出栅， 注意长度为0.35um;其次是衬底连接； 看好串并联， 源极和漏极的连接， 源极和源极的连接等； 在打接触孔后一定要画出金属层； 最后不能忘记离子注入区 SP、 SN 和 N阱的绘制；
2.画 nmos 管， 其绘制类似于 pmos；
3.完成整个 TSPC-D 触发器的绘制及绘制输入、 输出；
4.作标签。
最终版图如下图所示： —3—
2.4 DRC和LVS验证
设计规则的验证是版图与具体工艺的接口， 因此就显得尤为重要， 可以进行设计规则验证（DRC）。
修改版图的步骤为：
（1） 将错误文件导入 Virtuoso 界面。
（2） 找到错误层， 根据错误提示进行修改。
（3） 更新编译规则文件， 进行 DRC 验证， 重复上述（1）， （2） 操作， 直至
版图完全通过 DRC 验证（没管金属密度的问题）。
—4— LVS的验证步骤大体上和DRC一样。根据错误提示不断修改直至显示正确为止。
验收成绩：
授课教师签名：
20 年 月 日
