chp5-4_流水线1详解

23
十进制加法指令的微程序
R2 -> X
+
1001
010 001 001 100 00000 01 0000
存结果 LDR2
R3 -> Y
P2判别
Cy=0：0001 Cy=1：0000
R2 -> X
-
010 001 001 001
存结果 LDR2
R3 -> Y
0001 00000 00 0000
转到取指令的公
33
要求：用二进制代码写出如下指令的微程序： (1)“ADD R0，R1”指令，即(R0)+(R1)→R1 (2)“SUB R2，R3”指令，即(R3)-(R2)→R3 (3)“MOV R2，R3”指令，即(R2)→(R3)
34
先画出三条指令的微指令的微程 序流程图，如下图所示。
其中未考虑“取指周期”和顺序控制问题，也 即微程序仅考虑“执行周期”，微指令序列的 顺序用数字标号标在每条微指令的右上角。每 一框表示一条微指令。
例如：打开或关闭某个控制门的电位信号、某个寄存器的 打入脉冲等。
微命令是控制计算机各部件完成某个基本微操作的命令。
2. 微操作：是微命令的操作过程。
微命令和微操作是一一对应的。 微命令是微操作的控制信号，微操作是微命令的操作过程。 微操作是执行部件中最基本的操作。
16
5.4.1微程序控制原理
使用最少元件（复杂的树形网络） 速度最高
2
5.6
3、逻辑原理 （1）逻辑原理图
C f ( I m , M i , Tk , B j )
C为微操作控制信号Im为译码器输出，Mi为节拍电位， Tk为节拍脉冲，Bj为状态条件
C由组合电路实现，速度快，但难以修改。

数据写入通用寄存器组。
ALU运算指令：结果数据来自ALU。 load指令：结果数据来自存储器系统。
在这个实现方案中：
分支指令需要4个时钟周期（如果把分支指令的执行 提前到ID周期，则只需要2个周期）。
store指令需要4个周期。 其他指令需要5个周期才能完成。
2. 将上述实现方案修改为流水线实现 ➢ 一个经典的5段流水线
气泡
气泡
气泡
气泡
M
Reg
M
为消除结构冲突而插入的流水线气泡
3.3 流水线的相关与冲突
引入暂停后的时空图
指令编号 12 3
时钟周期
4
567
8
9 10
指令i
IF ID EX MEM WB
指令i+1
IF ID EX MEM WB
指令i+2
IF ID EX MEM WB WB
指令i+3
stall IF ID EX MEM WB
令的执行。 ➢ 换名技术
换名技术：通过改变指令中操作数的名来消除名相关。 对于寄存器操作数进行换名称为寄存器换名。 既可以用编译器静态实现，也可以用硬件动态完成。
3.3 流水线的相关与冲突
例如：考虑下述代码：
DIV.D F2，F6，F4
ADD.D F6，F0，F12
SUB.D F8，F6，F14
在 i 读之前，j 先写。 i 读出的内容是错误的！
由反相关引起。
这种冲突仅发生在这样的情况下：
有些指令的写结果操作提前了，而且有些指令 的读操作滞后了。
指令被重新排序了。
读后写冲突在前述5段流水线中不会发生。
（读操作（在ID段）在写结果操作（在WB段）之前）

第指令格式
ALU操作类型的指令：and,or,add,sub; 存储器访问指令：load，store； 条件转移指令：bne，beq； 无条件转移指令：branch；共9条。
* ALU指令除了把运算结果写入寄存器堆之外，也把ZERO 标志写入Z寄存器。 * 条件转移指令使用Z标志决定是否转移，其它指令不影 响Z寄存器。
第3-2章 流水线处理机及其设计
24
* 一个d寄存器（5位），它被用来保存目的寄存器号； 因为指令的操作结果要在WB级写入寄存器堆，目的寄 存器号也要在那时使用，因此必须要同步跟随过去。
第3-2章 流水线处理机及其设计
The main difference between latch and FF is that latches are level sensitive while FF are edge sensitive. They both require the use of clock signal and are used in sequential logic. For a latch, the output tracks the input when the clock signal is high, so as long as the clock is logic 1, the output can change if the input also changes. FF on the other hand, will store the input only when there is a rising/falling edge of the clock.
10（ns）
5
10
10
5
ALU指令 指令存储器 寄存器堆

计算机组成原理实验报告学院（系）：软件学院专业：软件工程班级：大数据2班学号：1415925131姓名：王经伟2016年11 月22 日实验4 流水线及流水线中的冲突一.实验目的（1）理解计算机流水线基本概念。

对CPU内部的各条指令的执行方式的一种形容，要了解它，就必须先了解指令及其执行过程。

经典奔腾每条整数流水线都分为四级流水，即指令预取、译码、执行、写回结果，浮点流水又分为八级流水。

（2）理解MIPS结构如何用5段流水线来实现。

（3）理解各段的功能和基本操作。

（4）加深对数据冲突、结构冲突的理解，理解这两类冲突对CPU性能的影响。

（5）进一步理解解决数据冲突的方法，掌握如何应用定向技术来减少数据冲突引起的停顿。

数据冲突采用定向功能对RAW（先写后读）冲突所产生得影响，后推法以及定向技术对冲突有所改进；二.实验内容和步骤（1）、启动MIPSsim。

（2）、根据预备知识中关于流水线各段操作的描述，进一步理解流水线窗口中各段的功能，掌握各流水寄存器的含义。

（用鼠标双击各段，就可以看到各流水寄存器的内容）（3）、参照MIPSsim模拟器使用说明，熟悉MIPSsim模拟器的操作和使用方法。

(4)、选择配置菜单中的“流水方式”选项，使模拟器工作于流水方式下。

(5)、观察程序在流水线中的执行情况，步骤如下：1）选择MIPSsim的“文件”—>“载入程序”选项来加载pipeline.s。

2）关闭定向功能。

这是通过“配置”—>“定向”。

3）用单步执行一个周期的方式执行该程序，观察每一个周期中，各段流水寄存器内容的变化、指令的执行情况（“代码”窗口）以及时钟周期图。

4）当执行到第13个时钟周期时，各段分别正在处理的指令是：画出这时的时钟周期图。

(6)、这时各流水寄存器中的内容为：(7)、观察和分析结构冲突对CPU性能的影响，步骤如下：1）加载structure_hz.s。

2）执行该程序，找出存在结构冲突的指令对以及导致结构冲突的部件。