当前位置：文档之家 › 数字电路与逻辑设计试卷(有答案)

数字电路与逻辑设计试卷(有答案)

  • 格式：doc
  • 大小：182.50 KB
  • 文档页数：14

]数字电路与逻辑设计（A 卷）班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。

A ．6B ．7C ．8D ．9 ^2．余3码对应的2421码为（ ）。

A ．01010101 B.10000101 C. D. 3．补码1．1000的真值是（ ）。

A ． + B. -1.0111 C. D. -0. 1000 4．标准或-与式是由（ ）构成的逻辑表达式。

A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ）。

A. E )]E D (C C [A F ⋅++=B. E )E D (C C A F ⋅++=|C. E )E D C C A (F ⋅++=D. E )(D A F ⋅++=E C C6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。

A. 与门B. 或门C. 非门D. 与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。

图1A. 或非门B. 与非门C. 异或门D. 同或门$8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。

A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。

A ．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。

A ．2 B. 3 C. 4 D. 5 @二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。

每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。

（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。

（ ） 3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。

（ ） 4．并行加法器采用先行进位（并行进位）的目的是简化电路结构。

（ ）5. 图2所示是一个具有两条反馈回路的电平异步时序逻辑电路。

( )图2 |三．多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题2分，共10分)1．小数“0”的反码形式有（ ）。

A ．0．0......0 ； B ．1．0......0 ； C ．0．1......1 ； D ．1．1 (1)2．逻辑函数F=A ⊕B 和G=A ⊙B 满足关系（ ）。

A. G F =B. G F ='C. G F ='D. 1G F ⊕=3． 若逻辑函数∑∑==5,7),m(0,2,3,4,C)B ,G(A,,m(1,2,3,6)C)B ,F(A,则F 和G 相“与”的结果是（ ）。

A ．32m m +B ． 1C ． B AD ． AB@4．设两输入或非门的输入为x 和y ，输出为z ，当z 为低电平时，有（ ）。

A ．x 和y 同为高电平 ；B ． x 为高电平，y 为低电平 ；C ．x 为低电平，y 为高电平 ；D ． x 和y 同为低电平.5．组合逻辑电路的输出与输入的关系可用（ ）描述。

A ．真值表 B. 流程表 C ．逻辑表达式 D. 状态图四． 函数化简题（10分） }1．用代数法求函数B A C B AC AB ⋅+⋅++=C)B,F(A, 的最简“与-或”表达式。

（4分）2．用卡诺图化简逻辑函数F(A ，B ，C ，D)＝∑m(2，3，9，11，12)+∑d(5，6，7，8， 10，13) 求出最简“与-或”表达式和最简“或-与”表达式。

（6分）五．设计一个将一位十进制数的余3码转换成二进制数的组合电路，电路框图如图3所示。

（15分）|图3要求：1．填写表1所示真值表；ABCD WXYZ ABCD》WXYZ0000000100100011010001010110'0111100010011010101111001101·111011112．利用图4所示卡诺图，求出输出函数最简与-或表达式；图43．画出用PLA实现给定功能的阵列逻辑图。

）4．若采用PROM实现给定功能,要求PROM的容量为多大六、分析与设计（15分）某同步时序逻辑电路如图5所示。

图5、(1) 写出该电路激励函数和输出函数；(2) 填写表2所示次态真值表；输入X现态、Q2Q1激励函数J2K2J1K1次态Q2(n+1)Q1(n+1)输出Z）?(3) 填写表3所示电路状态表；现态~次态 Q2(n+1)Q1(n+1)输出Q 2Q 1X=0X=1Z00;0110）11~（4）设各触发器的初态均为0，试画出图6中Q1、Q2和Z的输出波形。

图6（5）改用T触发器作为存储元件，填写图7中激励函数T2、T1卡诺图，求出最简表达式。

图7、七．分析与设计（15分）某电平异步时序逻辑电路的结构框图"如图8所示。

图中：11222212yyxxY xxy++=212121211xxyyxY yxx++=212yxxZ=要求：1．根据给出的激励函数和输出函数表达式，填写表4所示流程表；`表4二次状态y2 y1激励状态Y2Y1/输出Zx2x1=00x2x1=01x2x1=11?x2x1=100 0图8·2. 判断以下结论是否正确，并说明理由。

① 该电路中存在非临界竞争；！② 该电路中存在临界竞争；3．将所得流程表4中的00和01互换，填写出新的流程表5，试问新流程表对应的电路是否存在非临界竞争或临界竞争 ~表5【"八．分析与设计（15分）某组合逻辑电路的芯片引脚图如图9 所示。

（~图91．分析图9 所示电路，写出输出函数F1、F2的逻辑表达式，并说明该电路功能。

&2．假定用四路数据选择器实现图9 所示电路的逻辑功能，请确定图10所示逻辑电路中各数据输入端的值，完善逻辑电路。

图103．假定用EPROM实现图9 所示电路的逻辑功能，请画出阵列逻辑图。

~<）…《数字电路与逻辑设计》试卷A 参考答案一．单项选择题（每题1分，共10分）1．B ； 2．C ； 3．D ； 4．B ； 5. A ； 6．D ； 7．D ； 8．A ； 9．D ； 10．B 。

二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。

每题2分，共10分）1．反码和补码均可实现将减法运算转化为加法运算。

（×）|2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏= （×）3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。

（∨） 4．并行加法器采用先行进位（并行进位）的目的是提高运算速度。

（×） 5. 图2所示是一个具有一条反馈回路的电平异步时序逻辑电路。

(×)三．多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题2分，共10分)1．AD ； 2．ABD ； 3．AC ； 4．ABC ； 5．AC 。

四． 函数化简题（10分） ；1．代数化简（4分）BABACABACABACBACAB)AC(BACABBACBACABC)B,F(A,+=++=++=++=+++=⋅+⋅++=2．卡诺图化简（共6分）最简“与-或”表达式为：CBCAF+=（3分）最简“或-与”表达式为：)CB(C)(AF+⋅+=（3分）五．设计（共15分）~1．填写表1所示真值表；（4分）ABCD WXYZ ABCD WXYZ00000001;001000110100010101100111dddddddd.dddd0000000100100011010010001001:10101011110011011110111101010110:011110001001dddddddddddd2．利用卡诺图，求出输出函数最简与-或表达式如下：（4分）`DZDCDCYBCDDBCBXBCDABW=+=++=+=3．画出用PLA5分）4．若采用PROM实现给定功能,要求PROM的容量为：（2分）4(bit)24⨯六、分析与设计（15分）（1）写出该电路激励函数和输出函数；（3分）…12121211QQZ,QK,QJ,XKX,J=====（2）输入X 现态Q2Q1激励函数J2K2J1K1：次态Q2(n+1)Q1(n+1)输出Z0 0 0 0 ` 1 1 1 100011011…000110110 1 0 11 0 0 10 1 0 11 0 0 1#0 1 1 01 0 1 00 1 1 01 0 1 00 01 00 01 0|0 11 10 11 11【1（3现态次态 Q2 (n+1)Q1(n+1)、输出Q 2Q 1X=0X=1Z000001|0 0110111100001\0 1110110（4）设各触发器的初态均为0，根据给定波形画出Q1、Q2和Z的输出波形。

（3分）,（5）改用T触发器作为存储元件，填写激励函数T2、T1卡诺图，求出最简表达式。

（3分）最简表达式为：11111212122Q X Q X Q X T Q Q Q Q Q Q T ⊕=+=⊕=+=七．分析与设计（15分） ￥1．根据给出的激励函数和输出函数表达式，填流程表； （5分）@2. 判断以下结论是否正确，并说明理由。

（6分）① 该电路中存在非临界竞争； 正确。

因为处在稳定总态（00，11），输入由00变为01或者处在稳定总态（11，11），输入由11变为01时，均引起两个状态变量同时改变，会发生反馈回路间的竞争，但由于所到达的列只有一个稳定总态，所以属于非临界竞争。

② 该电路中存在临界竞争；正确。

因为处在稳定总态（11，01），输入由11变为10时，引起两个状态变量同时改变，会发生反馈回路间的竞争，且由于所到达的列有两个稳定总态，所以属于非临界竞争。

3．将所得流程表3中的00和01互换，填写出新的流程表，试问新流程表对应的电路是否存在非临界竞争或临界竞争（4分）新的流程表如下：二次状态 y 2 y 1激励状态Y 2Y 1/输出Zx 2x 1=00 x 2x 1=01 x 2x 1=11 、x 2x 1=10 0 0 00/0 00/0 01/0 00/00 1 00/0 : 00/0 01/0 10/0 1 1 11/0 00/0 11/1 10/0 。

1 011/001/011/110/0"二次状态 y 2 y 1激励状态Y 2Y 1/输出Zx 2x 1=00 x 2x 1=01 x 2x 1=11 x 2x 1=10 0 0 01/0 01/0 00/0 10/0 0 1 01/0 01/0 00/0 01/0 1 111/001/011/110/0新流程表对应的电路不存在非临界竞争或临界竞争。

合集下载

数字电路逻辑设计试卷 (1)

数字电路逻辑设计试卷 (1)

《数字逻辑电路》习题及参考答案一、单项选择题1．下列四个数中最大的数是( B )A.(AF)16B.(001010000010)8421BCDC.(10100000)2D.(198)102．将代码(10000011)8421BCD 转换成二进制数为（ B ）A.(01000011)2B.(01010011)2C.(10000011)2D.(000100110001)23．N 个变量的逻辑函数应该有最小项（ C ）A.2n 个B.n2 个C.2n 个D. (2n-1)个4．下列关于异或运算的式子中，不正确的是( B )A.A A=0B. A A=0C.A 0=AD.A 1= A5．下图所示逻辑图输出为“1”时，输入变量（ C ）ABCD 取值组合为A．0000B．0101C．1110D．11116．下列各门电路中，( B )的输出端可直接相连，实现线与。

A.一般T TL 与非门B.集电极开路T TL 与非门C.一般C MOS 与非门D.一般T TL 或非门7．下列各触发器中，图( B )触发器的输入、输出信号波形图如下图所示。

A.2n-nB.2n-2nC.2nD.2n-1.n9．下列门电路属于双极型的是( A ) A.OC 门 B.PMOS C.NMOS D.CMOS 10．对于钟控 R S 触发器，若要求其输出“0”状态不变，则输入的 R S 信号应为( A ) A.RS=X0 B.RS=0X C.RS=X1 D.RS=1X 11．下列时序电路的状态图中，具有自启动功能的是( B )12．多谐振荡器与单稳态触发器的区别之一是( C ) A.前者有 2 个稳态，后者只有 1 个稳态 B.前者没有稳态，后者有 2 个稳态 C.前者没有稳态，后者只有 1 个稳态D.两者均只有 1 个稳态，但后者的稳态需要一定的外界信号维持 13．欲得到 D 触发器的功能，以下诸图中唯有图（ A ）是正确的。

14．时序逻辑电路的一般结构由组合电路与（ B ）组成。

《数字电路与逻辑设计》-模拟题

《数字电路与逻辑设计》-模拟题

《数字电路与逻辑设计》-模拟题数字电路与逻辑设计模拟题一、单选题1.由n 个变量构成的最大项,有()种取值组合使其值为1.A.nB.2nC.n 2D.12 n[答案]:D2.用卡诺图化简包含无关条件的逻辑函数时,对无关最小项().A.不应考虑B.令函数值为1C.令函数值为0D.根据化简的需要令函数值为0或者1[答案]:D3.组合电路中的冒险现象是由于()所引起的.A.电路未达到最简B.电路有多个输出C.电路中存在时间延迟D.电路中逻辑门的类型不同[答案]:C4.设计一个模10计数器需要()个触发器.A.3B.4C.6D.10[答案]:B5.4线-16线译码器有()输出信号.A.1C.8D.16[答案]:D6.EEPROM 是指()A.随机读写存储器B.一次编程的只读存储器C.可擦可编程只读存储器D.电可擦可编程只读存储器[答案]:D7.电平异步时序逻辑电路不允许两个或两个以上输入信号().A.同时为0B.同时为1C.同时改变D.同时作用[答案]:C8.下列逻辑门中,()可以实现三种基本运算.A.与门B.或门C.非门D.与非门[答案]:D9.标准与-或表达式是由()构成的逻辑表达式.A.与项相或B.最小项相或C.最大项相与D.或项相与[答案]:B10.表示任意两位无符号十进制数至少需要()二进制数.A.6C.8D.9[答案]:B11.下列选项中,()不是单稳态触发器的特点.A.有一个稳定状态,有两个暂稳状态B.暂稳状态维持一段时间后,将自动返回稳定状态C.暂稳状态时间的长短与触发脉冲无关,仅决定于电路本身的参数[答案]:A12.十进制数25用8421BCD码表示为().A.10101B.00100101C.100101D.10101[答案]:B13.在下列逻辑电路中,不是组合逻辑电路的有().A.锁存器B.编码器C.全加器D.选择器[答案]:A14.随机存取存储器具有()功能.A.读/写B.无读/写C.只读D.只写[答案]:A15.逻辑关系为“一件事情的发生是以其相反的条件为依据”的逻辑门是().A.与门B.非门C.异或门D.同或门[答案]:B16.有一个4位的D/A转换器,设它的满刻度输出电压为10V,当输入数字量为1101时,输出电压为().A.8.125VB.4VC.6.25VD.9.375V[答案]:A17.一只四输入端或非门,使其输出为1的输入变量取值组合有()种.A.15B.8C.7D.1[答案]:D18.有一个左移移位寄存器,当预先置入1011后,其串行输入固定接0,在4个移位脉冲CP作用下,四位数据的移位过程是().A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000--0111[答案]:A19.在下列逻辑电路中,是时序逻辑电路的有()A.加法器B.读/写存储器C..编码器D.数值比较器[答案]:B20.函数F=AB+BC,使F=1的输入ABC组合为()A.ABC=000B.ABC=010C.ABC=101D.ABC=110[答案]:D21.下列选项中,叙述不正确的是()A.任意两个不同的最小项之积,值恒为0.B.RAM的特点是一旦停电,所存储的内容不会丢失C.在逻辑代数中,常用的逻辑运算是与非,或非,与或非,异或等D.单向导电特性是半导体二极管最显著的特点[答案]:B22.下列选项中,叙述不正确的是()A.接入滤波电容引入是消除竞争冒险的方法之一B.引入选通脉冲不能消除竞争冒险C.修改逻辑设计,增加冗余项是常用的消除竞争冒险的方法D.化简电路,减少逻辑器件数目,不能消除竞争冒险[答案]:B23.常用的BCD码有()A.奇偶校验码B.格雷码C.ASCII码D.余三码[答案]:D24.以下参数不是矩形脉冲信号的参数?()A.周期B.占空比C.脉宽D.扫描期[答案]:D25.在何种输入情况下,“与非”运算的结果是逻辑0.()A.全部输入是0B.任一输入是0C.仅一输入时0D.全部输入是1[答案]:D二、多选题1.下列信号中,()是数字信号.A.交流电压B.开关状态C.交通灯状态D.无线电载波[答案]:B,C2.小数"0"的反码形式有().A.0.0 0B.1.0 0C.0.1 (1)D.1.1 (1)[答案]:A,D3.设两输入或非门的输入为x 和y,输出为z,当z 为低电平时,有().A.x 和y 同为高电平B.x 为高电平,y 为低电平C.x 为低电平,y 为高电平D.x 和y 同为低电平[答案]:A,B,C4.在下列触发器中,输入没有约束条件的是().A.时钟R-S 触发器B.基本R-S 触发器C.主从J-K 触发器D.维持阻塞D 触发器[答案]:C,D5.四位双向移位寄存器74194控制输入端S 1S 0的取值可以是().A.00B.01C.10D.11[答案]:A,B,C,D三、判断题1.原码和补码均可实现将减法运算转化为加法运算.()[答案]:错误2.逻辑函数(0,2,5) m C)B,F(A,∑=,则7)m(1,3,4,6,C)B,(A,F ∑=.()[答案]:正确3.由与非门构成的基本RS触发器不允许两个输入端同时为0.()[答案]:正确4.由逻辑门构成的电路一定是组合逻辑电路.()[答案]:错误5.同步时序电路中作为存储元件的触发器必须是带时钟控制端的触发器.() [答案]:正确6.脉冲异步时序逻辑电路不允许两个或两个以上的输入端同时出现脉冲.() [答案]:正确7.最大等效类是指包含状态数目最多的等效类.()[答案]:错误8.Mealy型电路的输出是输入和状态的函数.()[答案]:正确9.用三个触发器作为存储元件可构建一个同步模10计数器.()[答案]:错误10.并行加法器采用先行进位(并行进位)的目的是简化电路结构.()[答案]:错误。

《数字电路与数字逻辑》期末考试及答案

《数字电路与数字逻辑》期末考试及答案

《数字电路与数字逻辑》期末考试试卷考生注意：1．本试卷共有五道大题，满分100分。

2．考试时间90分钟。

3．卷面整洁，字迹工整。

1． 将下列二进制数转为十进制数（1010001）B = （ ）D （11．101）B = （ ）D 2． 将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+254.25）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码3． 把下列4个不同数制的数(76.125)D 、(27A)H 、(10110)B 、(67)O 按从大到小的次序排列（）>（ ）>( )>( ) 。

4． 对于D 触发器，欲使Q n+1=Q n，输入D=（ ），对于T 触发器，欲使Q n+1=Q n，输入T=（ ）5． 一个512*8位的ROM 芯片，地址线为（ ）条，数据线为（）条。

6． 对32个地址进行译码，需要（ ）片74138译码器。

7． 存储器起始地址为全0，256K*32的存储系统的最高地址为（ ）。

8． 将下列各式变换成最简与或式的形式=+B A （ ）=+B A A （）=++C B C A AB （））进制。

二、组合电路设计题（每空10分，共20分）1． 用八选一数据选择器74LS151实现逻辑函数AC BC AB C B A L ++=),,( （10分） 2、用74LS138设计一个电路实现函数F = AB+ B C （提示：在74LS138的示意图上直接连线即可）（10分）三、组合电路分析题（共10分） 已知逻辑电路如下图所示，分析该电路的功能。

四、分析题（共24分） 1、分析如下的时序逻辑电路图，画出其状态表和状态图，并画出Q1，Q2的波形图，Q1Q2初态为00。

（14分）2、电路如图所示，要求写出它们的输出函数表达式，化简，并说出它们的逻辑功能。

（10分）五、设计题（共26分）1．用JK 触发器设计一个“111”序列检测器，允许重复，要求用一个输出信号来表示检测结果。

数字逻辑电路设计第二版答案

数字逻辑电路设计第二版答案

数字逻辑电路设计第二版答案【篇一：蒋立平版数字逻辑电路与系统设计习题答案】1.1 将下列二进制数转换为等值的十进制数。

（1）（11011）2（2（10010111）2 （3）（1101101）2 （4（11111111）2 （5）（0.1001）2 （6 （0.0111）2 （7）（11.001）2 （8 （101011.11001）2题1.1 解：（1）（11011）2 =（27）10（10010111）2 =（151）10（3）（1101101）2 =（109）10 （11111111）2 =（255）10（5）（0.1001）2 =（0.5625）10 （0.0111）2 =（0.4375）10（7）（11.001）2 =（3.125）10（101011.11001）2 =（43.78125）101.3 数。

（1）（1010111）2（110111011）2 （3）（10110.011010）2（4）（101100.110011）2 题1.3 解：（1）（1010111）2 =（57）16 =（127）8（2）（110011010）2 =（19a）16 =（632）8 （3）（10110.111010）2 =（16.e8）16 =（（4）（101100.01100001）2 =（2c.61）16 =1.5 将下列十进制数表示为8421bcd码。

（1）（43）10（95.12）10 （3）（67.58）10 （（932.1）10题1.5 解：（1）（43）10 =（01000011）8421bcd（2）（95.12）10 =（10010101.00010010）8421bcd （3）（67.58）10 =（01100111.01011000）8421bcd （4）（932.1）10 =（1.7 将下列有符号的十进制数表示成补二进制数。

（1） +13 （2）?9（3）+3 （4）?题1.7解：（1） +13 =（01101）2 （（10111）2（3） +3 =（00011）2 （（11000）21.9 用真值表证明下列各式相等。