计算机组成原理期中考试

格式：doc
大小：103.50 KB
文档页数：15

一、单项选择题

1.假定采用IEEE754单精度浮点数格式表示一个数为45100000H，则该数的值是【 B】。

A.(+1.125)10×210 11B.(+1.125)10×2

10C.(+0.125)10×2 D.(+0.125)10×2

２. 在16位定点小数补码的表示围中，最大正小数为【 B 】。

-16-15A. +（1–2） B. +（1–2）

-16 -15C. 2 D. 2

3. 在下列有关补码和移码关系的叙述中，【 B 】是不正确的。

A.相同位数的补码和移码表示具有相同的表数围

B.零的补码和移码表示相同

C.同一个数的补码和移码表示，其数值部分相同，而符号相反

D.一般用移码表示浮点数的阶，而补码表示定点整数

4.假定一个系统的物理地址空间大小为为512MB，按字节编址，每次读写操作最多可以一次存取32位。则存储器地址寄存器MAR和存储器数据寄存器MDR的位数分别为【 B 】。

A.29，8 B.29，32 C.27，8 D.27，32

5．如果浮点数的尾数用补码表示，则下列【 D 】中的尾数是规格化数形式。

A..1.11000 B..0.01110

C..0.01010 D..1.00010

6．动态RAM的刷新是以【 B 】为单位进行的。

A．存储单元 B．存储矩阵行

B．存储矩阵列 D．存储芯片

7. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是【 D 】。

A．11001011 B．11010110

C．11000001 D．11001001 11

二、简答题：

1．加法器和ALU的差别是什么？

【答案】：加法器只能实现两个输入的相加运算，而ALU可以实现多种算术逻辑运算。在数据通路中有些地方只需做加法运算，如：指令地址计算时，这时就不需要用ALU，只要用一个加法器即可。

2 说明IEEE 754浮点数格式中的隐蔽位的含义与用法。

答：所谓隐蔽位就是浮点数的规格化的最高数值位。规格化的浮点数其尾数的最高数值位一定是1，所以浮点数在传送与存储过程中，尾数的最高位可以不表示出来，只在计算的时候

才恢复这个隐蔽位。

3．浮点数表示的精度和数值围取决于什么？

答：在浮点数总位数不变的情况下，阶码位数越多，则尾数位数越少。即：表数围越大，则精度越差

三．应用题

已知某CPU和存储芯片组成的系统框图如下，其中A15～A0为地址总线， D7～

（2）存贮器总存贮容量为 __12K×8_________ 。

（3）每组实现位扩展需要的芯片数为_____2________ 。

（4）现已实现字扩展的组数为__3_____。

（5）写出每组芯片的地址围（16进制表示）

起始地址终止地址

第一组： 8000H 8FFFH

第二组： 9000H 9FFFH

第三组：

第四组： B000H BFFFH

（6）该系统的片选控制采用的是何种译码方式（全译码还是部分译码）___部分译码______。

第二部分

. 某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，

阶码和尾数均用补码表示，尾数采用规格化形式，用十进制数写

出它所能表示的最大正数，非0最小正数，最大负数，最小负数。

2. 变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提

供，指令提供；而在变址寻址中，变址寄存器提供，指令提供。

3. 影响流水线性能的因素主要反映在和

4. 设机器数字长为16位（含1位符号位）。若1次移位需10ns，一

次加法需10ns，则补码除法需时间，补码BOOTH算法最多需要时间。

5. CPU从主存取出一条指令并执行该指令的时间

叫，它通常包含若干个，而后者又包含若干个。组成多级时序系统。

二、名词解释(8分)

1. 微程序控制

2. 存储器带宽

3. RISC

4. 中断隐指令及功能

三、简答（18分）

1. 完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。

2. 设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。

(1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。

(2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。

3. 某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。

4. 某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。

（1）画出一地址指令格式并指出各字段的作用；

（2）该指令直接寻址的最大围；（3）一次间址的寻址围；

（4）相对寻址的寻址围。

四、（6分）

9设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则计算 [25

11(16] + [24

16)]

五、画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（8分）

六、（10分）设CPU共有16根地址线，8根数据线，并用MREQ作访存控制

信号，用R/W作读写控制信号，现有下列存储芯片：

RAM：1K×8位、2K×4位、4K×8位

ROM：2K×8位、4K×8位

以及74138译码器和各种门电路（自定），画出CPU与存储器连接图。要求：

（1）最大4K地址空间为系统程序区，与其相邻2K地址空间为用户

程序区。

（2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址

围。

（3）详细画出存储芯片的片选逻辑。

AiA0AiA0

PD/ProgrCSOE

DnD0

Y6DnD0 Y0

74138

七、假设CPU在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈时栈指针加一。试写出中断返回指令（中断服务程序的最后一条指令），在取指阶段和执行阶段所需的全部微操作命令及节拍安排。若采用微程序控制，则还需要增加哪些微操作。（10分）

八、除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上提高整机速度的措施。（8分）

一、填空（12分）

1．127；1/512；-1/512-1/32768；-128。

2．基地址；形式地址；基地址；形式地址。

3．访存冲突；相关问题。

4．300ns；310ns。

5．指令周期；机器周期；节拍。

二、名词解释(8分)

1．微程序控制

答：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。

2．存储器带宽

答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。

3．RISC

答：RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。

4．中断隐指令及功能

答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。

三、简答（18分）

1．答：

总线在完成一次传输周期时，可分为四个阶段：

申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；•

• 寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块； • 传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；

结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。•

2．答：

（1）若Cache采用直接相联映像：

字块中含64个字节，字块的位数为b=6。

Cache中含有256个字块，所以字块地址位数c=8。

主存容量为1M字节，总位数为20。

主存字块标记位数t=6。

（2）若Cache采用四路组相联映像，

字块中含64个字节，字块的位数为b=6。每组含有四个字块，每组含256个字节。 Cache中含有64个字块，所以组地址位数q=6。主存容量为1M字节，总位数为20。主存字块标记位数t=8。

3．答：

设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：

4．答：

（1）指令字长16位，操作码为7位，寻址特征位2位，地址码7位；

（2）-64~63；（3）2；（4）216．

四、（6分）

答：

被加数为

加数为

0,101;0.100100，[x]补 = 00,101; 00.100100 0,100;1.010100，[y]补 =

00,100; 11.010100

（1）对阶：

[△j]补 = [jx]补- [jy]补 = 00,101 + 11,100 = 00,001

即△j = 1，则y的尾数向右移一位，阶码相应加1，即

[y]’补= 00,101; 11.101010

② 求和

补+[Sy]补补= [Sx]补+[Sy][Sx]

= 00.100100 + 11.101010

= 00.001110

即 [x+y]补 = 00,101; 00.001110 尾数出现“00.0”，需左规。 ③ 规格化

左规后得 [x+y]补 = 00,011; 00.111000 ∴[x+y]补 = 00,111;

00.111000

五、（8分）

答：DMA方式接口电路的基本组成框图如下：

第9/13页

以数据输入为例，具体操作如下：

① 从设备读入一个字到 DMA 的数据缓冲寄存器 BR 中，表示数据缓冲寄存器“满”（如果I/O 设备是面向字符的，则一次读入一个字节，组装成一个字）； ② 设备向DMA接口发请求（DREQ）； ③ DMA接口向CPU申请总线控制权（HRQ）；

计算机综合实践教学大纲(3篇)

第1篇

一、教学目的与要求

1. 教学目的

（1）使学生掌握计算机基本理论、基本知识和基本技能，培养具备较强的计算机应用能力。

（2）提高学生的创新意识和实践能力，培养学生具备良好的团队合作精神和职业道德。

（3）使学生了解计算机技术的发展趋势，为今后的学习和工作打下坚实基础。

2. 教学要求

（1）学生能够熟练运用计算机操作系统、办公软件、编程语言等基本工具。

（2）学生能够运用所学知识解决实际问题，具备一定的编程能力。

（3）学生能够进行项目设计和实施，具备一定的团队协作能力。

（4）学生能够了解计算机技术的发展趋势，关注新技术、新应用。

二、教学内容

1. 计算机基础知识

（1）计算机硬件与软件

（2）计算机操作系统

（3）计算机网络

（4）数据库技术

2. 办公自动化

（1）Microsoft Office办公软件

（2）WPS办公软件

（3）PowerPoint演示文稿制作

（4）Excel数据处理 3. 编程语言

（1）C语言

（2）Java语言

（3）Python语言

（4）HTML/CSS网页设计

4. 项目设计与实施

（1）需求分析

（2）系统设计

（3）编码实现

（4）测试与调试

（5）项目维护

5. 团队协作与沟通

（1）团队协作原则

（2）沟通技巧

（3）项目管理

6. 计算机新技术与新应用

（1）人工智能

（2）大数据

（3）云计算

（4）物联网

三、教学方法与手段

1. 讲授法：系统讲解计算机基础知识、编程语言、项目设计与实施等内容。

2. 案例分析法：通过分析实际案例，提高学生的实践能力和创新能力。 3. 实验法：通过实验操作，使学生熟练掌握计算机基本技能。

4. 项目驱动法：通过项目设计与实施，培养学生的团队协作能力和实践能力。

5. 演示法：通过演示，使学生直观地了解新技术和新应用。

6. 网络教学资源：利用网络教学平台，为学生提供丰富的学习资源。

四、教学进度安排

广工计组实验课程设计

一、课程目标

知识目标：

1. 理解计算机组成原理，掌握计算机硬件的基本结构与功能；

2. 学习计算机组织与体系结构的基本概念，了解指令系统、处理器设计、存储器层次结构等知识；

3. 掌握广工计组实验课程中涉及的关键技术，如Verilog HDL语言编程、FPGA开发等；

4. 了解实验过程中可能出现的问题及解决方案，具备分析、调试硬件电路的能力。

技能目标：

1. 能够运用Verilog HDL语言设计简单的硬件电路；

2. 熟练使用FPGA开发板进行硬件实验；

3. 学会使用相关软件工具进行硬件仿真、测试及验证；

4. 培养团队协作能力，学会与他人共同分析、解决问题。

情感态度价值观目标：

1. 培养学生对计算机硬件的兴趣和热情，提高学习积极性；

2. 培养学生严谨、认真、负责的科学态度，注重实验安全；

3. 增强学生的创新意识，鼓励尝试新方法、新技术；

4. 培养学生具备良好的沟通能力，乐于分享、互助合作。

课程性质：本课程为计算机组成原理的实验课程，注重理论与实践相结合，培养学生的硬件设计能力。

学生特点：学生已具备一定的计算机基础知识和编程能力，对硬件实验有一定兴趣，但可能缺乏实际操作经验。

教学要求：结合学生特点，采用循序渐进的教学方法，让学生在理论学习的基础上，通过实验提高实践能力。同时，注重培养学生的团队协作能力和创新精神。在教学过程中，关注学生的个体差异，因材施教，确保每位学生都能达到课程目标。

二、教学内容

1. 计算机组成原理概述：包括计算机硬件的基本组成、性能指标、发展历程等，参考教材第一章内容。

2. 指令系统与处理器设计：学习指令集架构、指令执行过程、处理器结构，涉及教材第二章、第三章内容。

3. 存储器层次结构：了解存储器的分类、层次结构、性能分析，参考教材第四章内容。

4. 输入输出系统：学习I/O接口、中断、直接存储器访问等知识，涉及教材第五章内容。

计算机组成原理经典复习题集锦(附答案)

. 计算机组成原理复习题

一、填空题

1. 用二进制代码表示的计算机语言称为（机器语言），用助记符编写的语言称为（汇编语言）。

2. 计算机硬件由（控制单元）、（运算器）、（存储器）、输入系统和输出系统五大部件组成。

3. 十六进制数CB8转换成二进制数为（ 110010111000 ）。

4. 某数x的真值-0.1011B，其原码表示为（ 1.1011 ）。

5. 在浮点加减法运算过程中，在需要（对阶）或（右规）时，尾数需向右移位。

6. 指令通常由（操作码）和（地址码）两部分组成。

7. 要组成容量为4K*8位的存储器，需要（ 8 ）片4K×1位的芯片并联，或者需要（ 4 ）片1K×8位的芯片串联。

8. 中断处理过程包括（关中断）、（保护现场）、（执行中断服务程序）、（恢复现场）和（开中断）阶段。

9. 操作数寻址方式包括（直接寻址）、（间接寻址）、（立即寻址）、（隐含寻址）、（寄存器寻址）、（寄存器间接寻址）、（基址寻址）等。

10. 动态RAM的刷新包括（分散刷新）、（集中刷新）和（异步刷新）三种方式。

11. 高速缓冲存储器的替换算法有（先进先出）和（近期最少使用）。

12. 影响流水线性能的因素有（数据相关）、（控制相关）和（资源相关）。

13. 主存储器容量通常以KB为单位，其中1K=（），硬盘的容量以GB为单位，其中1G=（）。

14. 主存储器一般采用（动态RAM ）存储器，CACHE采用（静态RAM ）存储器。

15. 世界上第一台计算机产生于（ 1946 ）年，称为（ ENIAC ）。

16. I/O的编址可分为（不统一编址）和（统一编址），前者需要单独的I/O指令，后者可通过（访存）指令和设备交换信息。

徐州工程学院计算机组成原理综合试卷1

计算机组成原理试卷2

一、选择题（共20小题，每题2分，共计40分）

1. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成

A．x1必须为1，x2x3x4至少有一个为1 B．x1必须为1，x2x3x4任意

C．x1必须为0，x2x3x4至少有一个为1 D．x1必须为0，x2x3x4任意

2. 某机字长16位，其中1位符号位，15位表示尾数。若用定点小数表示，则最大正小数为______。

A +（1 – 2-16） B +（1 – 2-15） C 2-16 D 2-15

3. 相联存贮器是按______进行寻址的存贮器。

A.地址方式 B.堆栈方式 C.内容指定方式 D.地址方式和堆栈方式

4. 中断向量地址是：______。

A .子程序入口地址 B.中断服务例行程序入口地址

C .中断服务例行程序入口地址的指示器 D 中断返回地址

5. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用______。

A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式

6. 定点计算机用来进行_______。

A.十进制数加法运算B.定点数运算C.浮点数运算D.既进行定点数运算也进行浮点数运算

7. 描述流水CPU基本概念正确的句子是______。

A.流水CPU是以空间并行性为原理构造的处理器 B.流水CPU一定是RISC机器

C.流水CPU一定是多媒体CPU D.流水CPU是一种非常经济而实用的时间并行技术

8. 如果浮点数尾数用补码表示，则判断下列哪一项的运算结果是规格化数______。

A 1.11000 B 0.01110 C.1.00010 D0.01010

9. 计算机硬件能直接执行的只有______。

下载提示

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

计算机组成原理期中考试

合集下载

计算机综合实践教学大纲(3篇)

广工计组实验课程设计

计算机组成原理经典复习题集锦(附答案)

徐州工程学院计算机组成原理综合试卷1

文档推荐

最新文档