当前位置：文档之家 › 《数字逻辑》复习题库.docx

《数字逻辑》复习题库.docx

  • 格式：docx
  • 大小：72.96 KB
  • 文档页数：12

华中师范大学网络学院 《数字逻辑》复习题库1.和二进制数（1100110111.001）等值的十六进制数学是（）。

A. 337. 2B. 637. 2C. 1467. 1D. c37.4 2.是8421 BCD 码的是（A. 1010B. 0101C. 1100D. 1111 3.和二进制码1100对应的格帛 冒码是（ ）A. 0011B. 1100C. 1010D. 01014.和逻辑式A+ABC 相等的式子是（）A. ABCB. 1+BCC. AD. A + BC5.若干个具有三态输出的电路输出端接到一点工作时，必须保证（）A. 任何时候最多只能有一个电路处于三态，其余应处于工作态。

B. 任何时候最多只能有一个电路处于工作态，英余应处于三态。

C. 任何时候至少要有两个或三个以上电路处于工作态。

D. 以上说法都不正确。

6. A+B+C+A+AB=( )B. (A+B) (A+C)二A+BCD. AB+AB+AB+= 1 F( A B, C)=工加(0,1,2,3,4,5®』野=() ____________A. ABCB. A+B+CC. A+ B+ CD. ABC 9.欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是（）A. 5B. 6C. 10D. 5310. 一块数据选择器有三个地址输入端，则它的数据输入端应有（ ）。

A. 3B. 6C. 8D. 1一片四位二进制译码器，它的输出函数有（A. 1 个B. 8 个C. 10 个比较两个两1 立二进制数A=A.Ao 和B 二BB ）,当A>B 时输li! F=l,则匸的表达式是（）。

7. A. A B. A C. 1 D. A+B+C 下列等式不成立的是（）A. A + AB = A + B C. AB+AC+BOAB+BC 8. 11. 12.13.或非门构成的基本RS 触发器，输入端SR 的约束条件电（） A. SR 二0 B. SR=1 C. S+/? = l D. 5+/? = 0在同步方式下，JK 触发器的现态Q n = 0,要使Q n+1 = 1,贝】J 应使（ A. J=K=0一个T 触发器， A.保持原态在CP 作用下，A. 1）。

B. J 二0, K 二 1C. J 二 1, K 二X 在T 二1时，来一个时钟脉冲后， B.置 0 C. g 1 欲使D 触发器具有*0"的功能, B. 0 C. Q nD. J=0, K 二X 则触发器（ D.翻转 其D 邂茁妾（）D. 16 个A. F = A}B. F = A A{） + B| + B（）C. F = A} + A,㊉B] A o B（）D. F = 4 + A。

+ B（）相同计数模的异步计数器和同步计数器相比，一般情况下（）A.驱动方程简单B.使用触发器的个数少C.工作速度快D.以上说法都不对测得某逻辑门输入A、B和输出F的波形如下图，则F（A, B）的表达式是（）A. F二ABB. F二A+BC. F = A ㊉BD. F = ABMoore和Mealy型时序电路的本质区别是（）A.没有输入变量B.当时的输出只和当时电路的状态有关，和当时的输入无关C.没有输出变量D.当时的输出只和当时的输入有关，和当时的电路状态无关n级触发器构成的环形计数器，其有效循环的状态数为（）A.n 个B. 2n 个C. 2"-1 个D. 2r'个ROM电路由地址译码器和存储体构成，若译码器有十个地址输入线，则最多可有（）个字。

B. 102 C. 210 D. 10174LS160十进制计数器它含有的触发器的个数是（）A. 1个B. 2个C.4个D. 6个组合型PLA是由（）构成A.与门阵列和或门阵列B. 一个计数器C. 一个或阵列D. 一个寄存器TTL与非门的多余脚悬空等效于（）。

A. 1B. 0C. V ccD. Vee设计一个8421码加1计数器，至少需要（）触发器A.3 个B.4 个C.6 个D.10 个以下哪一条不是消除竟争冒险的措施（）A.接入滤波电路B.利用触发器C.加入选通脉冲D.修改逻辑设计主从触发器的触发方式是（）A. CP二1B. CP上升沿 c. CP下降沿 D.分两次处理下列说法中，（）不是逻辑函数的表示方法。

A・真值表和逻辑表达式B.卡诺图和逻辑图C.波形图和状态图已知某触发器的特性所示（触发器的输入用八、B……表示）。

请选择与具有相同功能的逻辑表巻:是（）。

A.Q n+l = AQ^ + BQ1B.Q n+l =AQ^ + BQ nC.旷=A _________________________________A.或非门B.与非门C.异或门D.同或门完全确定原始状态表中的五个状态A 、B 、C 、D 、E,若有等效对A 和B, B 和D, C 和E,则最简状态表中只含（）个状态 A.2B.3C 」D.4下列触发器中，没法约束条件的是（） A.吋钟R-S 触发器 B.基本R-S 触发器 C.主从J-K 触发器 D.边沿D 触发器 组合逻辑电路输岀与输入的关系可用（）描述A.真值表B.状态表C.状态图D.逻辑表达式 实现两个4位二进制数相乘的组合电路，其输入输出端个数应为（） A.4入4出 B.8入8出 C.8入4出 D.8入5出组合逻辑电路中的险象是由于（）引起的 A.电路未达到最简 B.电路有多个输出 C.电路中的时延 D.逻辑门类型不同设计一个五位二进制码的奇偶位发生器，需要（）个异或门 A.2B.3C.4D.5 下列触发器中，（）不可作为同步时序逻辑电路的存储元件。

A.基本R-S 触发器 B.D 触发器 C.J-K 触发器D.T 触发器构造一个模10同步计数器，需要（）触发器A.3 个B.4 个C.5 个D.10 个实现同一功能的Mealy 型同步时序电路比Moore 型同步时序电路所需要的（）A. 8 0 1 0 置0 1 01置11 1 Q'1 翻转下列信号屮，（）是数字信号。

A.交流电压B •开关状态C •交通灯状态D •无线电载波 余3码10001000对应2421码为 A.01010101 B.10000101C. 10111011D. 11101011若逻辑函数 F （A B, C ）=工加1,2,3,6）, G （A B, C ）=工加（0,2,3,4,5,7）,则 F 和 G 相与的结果为（）A. m 2 +m 3B. 1C. ABD. 0 为实现D 触发器转换为T 触发器，图所示的虚线框内应是（）T CP用ROM 实现四位二进制码到四位循坏码的转换，要求存储器的容量为（）oB. 16C. 32D. 64A.状态数目更多B.状态数目更少C.触发器更多D.触发器一定更少同步时序电路设计中，状态编码采用相邻编码法的目的是（） A.减少电路中的触发器 B.提高电路速度 C.提高电路可靠性D.减少电路中的逻辑门脉冲异步吋序逻辑电路的输入信号可以是（） A.模拟信号 B.电平信号 C.脉冲信号D.时钟脉冲信号电平异步时序逻辑电路不允许两个或两个以上输入信号（） A.同时为0 B.同时为1 C.同吋改变 D.同吋!11现 脉冲异步时序逻辑电路屮的存储元件可以采用（） A.时钟控制RS 触发器 B.D 触发器 C.基本RS 触发器D.JK 触发器八路数据选择器应有（）个选择控制器 A.2 B.3 C.6 D.8移位寄存器T1194I 作在并行数据输入方式时，M A M B 取值为（） A.00 B.01 C.10 D.11 半导体存储器（）的内容在掉电后会丢失下列逻辑门中，（）不属于通用逻辑门 A.与非门 B.或非门 C.或门 D.与或非门 n 个变量构成的最小项【口和最大项皿之间，满足关系（）A.MROMB.RAMEPROM 是指（） A.随机读写存储器C.可擦可编程只读存储器C. E PROMD.E 2PROMB. 只读存储器D. 电可擦可编程只读存储器 用PLA 进行逻辑设计吋，应将逻辑函数表达式变换成（） A.异或表达式 C. 最简“与一或”表达式 B. 与非表达式 D. 标准“或一与”表达式补码1.1000的真值为（） A.+ l 」000B.-l 」000C.-0.1000D.-0.0001下列哪f 函数包逻辑函数F=A0B 不皂、） A. F = AB + AB B. F = AB 4- AB C. F = A ㊉ B D. F = A ㊉ B ㊉1PROM 、PLA 、和PAL 三种可编程器件屮，（）是不能编程的A.PROM 的或门阵列B.PAL 的与门阵列C.PLA 的与门阵列和或门阵列D.PROM 的与门阵列 下列中规模通用集成电路中，（）属于组合逻辑电路A.4位计数器T4193B.4位并行加法器T693C.4位寄存器T1194D.4位数据选择器T580数字系统中，采用（）可以将减法运算转化为加法运算A 原码 B.补码 C. Gray 码 D.反码十进制数555的余3码为（）A.10U01101B.010*********C. 100010001000D. 0101010U000A. m i = C>+ M i = 1、填空题1. （）的 8421 码为 010********* o2. 补码只有（）种零的表示形式。

3. 逻辑变量反映逻辑状态的变化，逻辑变量仅能取值（ ）o4. 如果A, B 中只要有一个为1,则F 为I ；仅当A, B 均为0时，F 才为0。

该逻辑关9.假如一个函数完全由最小项所组成，那么这种函数表达式称为（ ）表达式。

10. 3个变量最多可以组成（ ）个最小项。

11. n 个变量的所有最大项的（）恒等于0o12. 在同一逻辑问题屮，下标相同的最小项和最大项Z 间存在（ ）关系。

13. 求一个函数表达式的标准形式有两种方法，（ ）。

14. 最简逻辑电路的标進是:（ ）o15.逻辑函数化简的三种方法，即（ ）。

16. （）个变量的卡诺图是一种rtl 2的n 次方个方格构成的图形。

17. 一个逻辑函数可由图形屮若干方格构成的区域来表示，并且这些方格与包含在函数屮的各个（）相对应。

1& 一只四输入端或非门，使其输出为1的输入变量取值组合有（）种。

23. 所谓逻辑上相邻的最小项是指这样两个乘积项，如果它们都包含（个乘积项是相邻的O 24. 化简多输出函数的关键是（ ）。

25. （）和卡诺图化简法都可用来化简多输出函数。

26. 对于两输入的或非门而言，只有当为（ ）时输出为1。

27. 组合逻辑电路在任意时刻的稳定输出信号取决于（28. 全加器是一种实现（ ）功能的逻辑电路。

29. 半加器是指两个（ ）相加。

合集下载

《数字逻辑》复习题

《数字逻辑》复习题

《数字逻辑》复习题一、选择题1.逻辑函数的表示方法中具有唯一性的是_________。

（ ）A.真值表B.布尔表达式C.逻辑图D.VHDL 语言2.Gray （格雷）码的特点是相邻码组中有________位码相异。

（ ）A ．三位 B.两位 C.一位 D.四位3.n 个变量的最小项是 。

（ ） A. n 个变量的积项，它包含全部n 个变量，每个变量可用元变量或非变量。

B. n 个变量的和项，它包含全部n 个变量，每个变量可用元变量或非变量。

C. n 个变量的积项，它包含全部n 个变量，每个变量仅为元变量。

D. n 个变量的和项，它包含全部n 个变量，每个变量仅为元变量。

4.最小项的逻辑相邻项是________。

A ．ABCD B. C. D.5. 下述BCD 码中，属于有权码的是________。

（ ）A.余3码B.循环码C.格雷码D.8421码6.若变量A ，B ，C ，D ，E 取值为10011时，某最小项的值为1，则此最小项是____。

（ ） A. B. C. D.7. 在下列电路中，不是组合逻辑电路的是________。

（ ）A. 编码器B. 锁存器C. 全加器D. 比较器8.要使译码器（74LS138）正常工作，使能控制端、、的电平信号应是____。

（ ） A ．100 B. 111 C.011 D.0009. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是 。

（ ） A.1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C ．1011--1100--1101--1110--1111 D.1011--1010--1001--1000--011110. 能实现从多个输入端中选出一路作为输出的电路称为________。

（ ）A.触发器B.计数器C.数据选择器D.译码器11. 设计一位十进制计数器，至少需要_______个触发器。

整理数字逻辑复习题.docx

整理数字逻辑复习题.docx

整理数字逻辑复习题.docx数字逻辑复习第一章开关理论考点：1.进制的转换(选择填空) 2.逻辑函数的化简 3.卡若图化简4. 用与非门进行逻辑设计课后试题用布尔代数化简下列各逻辑函数表达式9.将下列函数展开为最小项表达式(1) F(A,B,C) = Σ(1,4,5,6,7)(2) F(A,B,C,D) = Σ(4,5,6,7,9,12,14)10.用卡诺图化简下列各式（1）化简得F=(2)C AB C B BC A AC F +++=C C B AD A B A D C AB CD B A F ++++=F=（3）F(A,B,C,D)=∑m(0,1,2,5,6,7,8,9,13,14)化简得F=(4) F(A,B,C,D)=∑m(0,13,14,15)+∑(1,2,3,9,10,11)化简得F=11.利用与非门实现下列函数，并画出逻辑图。

F==D A B A +D BC D C A BC A C B D C ++++?AC AD B A ++))((D C B A ++))((D C B A参考试题：1、C A BC C A AB C B A F ++++=),,(1 (用代数法化简)1)1(1=+++=+++=++++=B C C A C B C A A C BC C A B A F2、∑∑+=m d D C B A F )5,2,0()14,13,12,10,9,8,6,4(),,,(2（用卡诺图法化简）3、用公式法化简逻辑函数：Y ＝A'BC +(A+B')C 答：Y ＝A'BC +(A+B')C ＝（A'B ）C ＋（A'B ）' C ＝C4．什么叫组合逻辑电路中的竞争－冒险现象？消除竞争－冒险现象的常用方法有哪些？答：由于竞争而在电路输出端可能产生尖峰脉冲的现象叫竞争－冒险现象。

消除竞争－冒险现象的常用方法有：接入滤波电容，引入选通脉冲，修改逻辑设计。

数字逻辑复习材料[指南].doc

数字逻辑复习材料[指南].doc

第一章绪论一、选择题1、以下代码屮为无权码的为（CD ）。

A、8421 BCD码B、5421BCD码C、余三码D、格雷码2、一位十六进制数可以用（C ）位二进制数來表示。

A、1B、2C、4D、163、十进制数25用8421 BCD码表示为（B ）。

A、10 101B、0010 0101C、100101D、101014、在一个8位的存储单元屮，能够存储的最大无符号整数是（CD ）。

A、（256） ioB、（127）C、（FF）卩D、（255）⑷5、常用的BCD码有（CD ）。

A、奇偶校验码B、格雷码C、8421码D、余三码6、与模拟电路相比，数字电路主要的优点有（BCD ）。

A、容易设计B、通用性强C、保密性好D、抗干扰能力强二、判断题（正确打错误的打X）1、数字电路屮用“1”和“0”分别表示两种状态，二者无大小Z分。

（V ）2、格雷码具有任何相邻码只有一位码元不同的特性。

（V ）：3、八进制数（18） 8比十进制数（18） w小。

（X ）4、在时间和幅度上祁离散的信号是数字信号，语音信号不是数字信号。

（V ）三、填空题1、数字信号的特点是在幅度上和时间上都是离散,其高电平和低电平常用_[和o来表示。

2、分析数字电路的主要工具是一逻辑代数，数字电路又称作逻笹电路。

：3、常用的BCD码有8421 BCD码、2421 BCD码、5421 BCD码、余三码等。

常用的可靠性代码有格雷码、奇偶校验码等。

4、( 10110010. 1011) 2= ( 262. 54 )8=( B2. B )5、( 35. 4).9= (11101. 1 ) 2 二(29. 5儿二(10.8)沪(0010 100. 0101)8⑵砂6、(39. 75 )io= (100111. 11) 2二(47. 6) 8二(27. C)怡7、( 5E. C) K F (1011110, 11) 2=(136. 6)8二(94. 75)沪(1001 0100.0111 0101)8⑵BCD8、( 0111 1000)842no 二(1001110) 2= (116)8= (78)io= (4E)第二章逻辑代数基础一、选择题1、当逻辑函数有n个变量时，共有（D ）个变量取值组合。

数字逻辑期末复习题(DOC)

数字逻辑期末复习题(DOC)

CB AC B A ABC C B A C B A ABC ⋅⋅=++=一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。

A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。

A ．AB F = B ． C AB F += C ．C A AB F += D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。

A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。

A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。

A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。

A ． D C B A F +++= B ． D C B A F +++=C ．D C B A F = D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。

8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。

A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。

A．计数器B．译码器C．加法器D．多路选择器10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。

A． 0100100 B．1100011 C． 1011011 D．0011011二、填空题（每小题2分，共20分）11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。