数电练习题与答案-数字逻辑_习题六_答案

数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。

·C=C 2 +1=10 <1 +1=12. 一位十六进制数可以用 C 位二进制数来表示。

A . １ B . ２ C . ４ D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n 4. 逻辑函数的表示方法中具有唯一性的是 A 。

A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。

A .（256）10 B .（127）10 C .（128）10 D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。

C.B A ⊕D. B A ⊕ 7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。

A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变D.常数中“0”换成“1”，“1”换成“0” 8．A+BC= C 。

A .A+B +C C.（A+B ）（A+C ） +C9．在何种输入情况下，“与非”运算的结果是逻辑0。

DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算的结果是逻辑1。

AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。

101 010112．不与十进制数（）10等值的数或代码为 C 。

A .(0101 8421BCD B .16 C .2 D .813．以下参数不是矩形脉冲信号的参数 D 。

A.周期 B.占空比 C.脉宽 D.扫描期 14．与八进制数8等值的数为： BA. 2B.16C. )16D. 215. 常用的BCD码有 D 。

A.奇偶校验码B.格雷码码 D.余三码16.下列式子中，不正确的是(B)+A=A B.A A1⊕=⊕=A ⊕=A17.下列选项中，______是TTLOC门的逻辑符号。

第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制2 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于4（2）127 （4）2.718解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。

（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。

解: (a)为与非， (b)为同或非，即异或第二章 逻辑代数 习题解答2.1.1 用真值表证明下列恒等式 (3)A B AB AB ⊕=+（A ⊕B ）=AB+AB 解：真值表如下A B A B ⊕ABAB A B ⊕AB +AB0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 11111由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。

第一章开关理论基础1.将下列十进制数化为二进制数和八进制数十进制二进制八进制491100016153110101651271111111177635100111101111737.493111.11117.7479.4310011001.0110111231.3342.将下列二进制数转换成十进制数和八进制数二进制十进制八进制1010101211110161751011100921340.100110.593750.4610111147570110113153.将下列十进制数转换成8421BCD码1997=000110011001011165.312=01100101.0011000100103.1416=0011.00010100000101100.9475=0.10010100011101014.列出真值表，写出X的真值表达式A B C X00000010010001111000101111011111X=A BC+A B C+AB C+ABC5.求下列函数的值当A,B,C为0,1,0时：A B+BC=1(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,1,0时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,0,1时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=06.用真值表证明下列恒等式(1)(A⊕B)⊕C=A⊕(B⊕C)A B C(A⊕B)⊕C A⊕(B⊕C)0000000111010110110010011101001100011111所以由真值表得证。

（2）A⊕B⊕C=A⊕B⊕CA B C A⊕B⊕C A⊕B⊕C00011001000100001111100001011111011111007.证明下列等式（1）A+A B=A+B 证明：左边=A+A B=A(B+B )+A B =AB+A B +A B =AB+A B +AB+A B =A+B =右边(2)ABC+A B C+AB C =AB+AC 证明：左边=ABC+A B C+AB C=ABC+A B C+AB C +ABC =AC(B+B )+AB(C+C )=AB+AC =右边（3）E D C CD A C B A A )(++++=A+CD+E证明：左边=ED C CD A C B A A )(++++=A+CD+A B C +CDE =A+CD+CD E =A+CD+E =右边（4）C B A C B A B A ++=CB C A B A ++证明：左边=CB AC B A B A ++=C B A C AB C B A B A +++)(=C B C A B A ++=右边8.用布尔代数化简下列各逻辑函数表达式(1)F=A+ABC+A C B +CB+C B =A+BC+C B (2)F＝(A+B+C )(A+B+C)=(A+B)+C C =A+B (3)F＝ABC D +ABD+BC D +ABCD+B C =AB+BC+BD (4)F=C AB C B BC A AC +++=BC(5)F=)()()()(B A B A B A B A ++++＝B A 9.将下列函数展开为最小项表达式(1)F(A,B,C)=Σ(1,4,5,6,7)(2)F(A,B,C,D)=Σ(4,5,6,7,9,12,14)10.用卡诺图化简下列各式（1）CAB C B BC A AC F +++=0 ABC00 01 11 1011111化简得F=C(2)CB A D A B A DC AB CD B A F++++=111111AB CD 00 01 11 1000011110化简得F=DA B A +（3）F(A,B,C,D)=∑m (0,1,2,5,6,7,8,9,13,14)1111111111ABCD 00 01 11 1000011110化简得F=DBC D C A BC A C B D C ++++(4)F(A,B,C,D)=∑m (0,13,14,15)+∑ϕ(1,2,3,9,10,11)Φ1ΦΦ1ΦΦ1Φ1AB CD 00 01 11 1000011110化简得F=ACAD B A ++11.利用与非门实现下列函数，并画出逻辑图。

第6章 逻辑代数基础6.2 授课的几点建议6.2.1 基本逻辑关系的描述基本逻辑关系有“与”、“或”、“非”三种，在本教材中采用文字叙述和常开触点、常闭触点的串、并联等形式来加以描述。

还有一种描述逻辑关系的图，称为文氏图（V enn diagram ）。

图6.1(a)圆圈内是A ，圆圈外是A ；图6.1(b)圆圈A 与圆圈B 相交的部分是A 、B 的与逻辑，即AB ；图6.1(c)圆圈A 与圆圈B 所有的部分是A 、B 的或逻辑，即A +B 。

与逻辑AB 也称为A 与B 的交集（intersection ）；或逻辑A +B 也称为A 和B 的并集（union ）。

(a) 单变量的文氏图 (b) 与逻辑的文氏图 (c) 图6.1 文氏图6.2.2 正逻辑和负逻辑的关系正逻辑是将双值逻辑的高电平H 定义为“1”，代表有信号；低电平L 定义为“0”，代表无信号。

负逻辑是将双值逻辑的高电平H 定义为“0”，代表无信号；低电平L 定义为“1”，代表有信号。

正逻辑和负逻辑对信号有无的定义正好相反，就好象“左”、“右”的规定一样，设正逻辑符合现在习惯的规定，而负逻辑正好反过来，把现在是“左”，定义为“右”，把现在是“右”，定义为“左”。

关于正、负逻辑的真值表，以两个变量为例，见表6.1。

表6.1由表6.1可以看出，对正逻辑的约定，表中相当是与逻辑；对负逻辑约定，则相当是或逻辑。

所以正逻辑的“与”相当负逻辑的“或”；正逻辑的“或”相当负逻辑的“与”。

正与和负或只是形式上的不同，不改变问题的实质。

6.2.3 形式定理本书介绍了17个形式定理，分成五类。

需要说明的是，许多书上对这些形式定理有各自的名称，可能是翻译上的缘故，有一些不太贴切，为此，将形式定理分成5种形式表述，更便于记忆。

所以称为形式定理，是因为这些定理在逻辑关系的形式上虽然不同，但实质上是相等的。

形式定理主要用于逻辑式的化简，或者在形式上对逻辑式进行变换，它有以下五种类型：1．变量与常量之间的关系；2．变量自身之间的关系；3．与或型的逻辑关系；4．或与型的逻辑关系；5．求反的逻辑关系——摩根（Morgan ）定理。

数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。

如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。

2. 描述数字逻辑中的“或”操作。

答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。

只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。

3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。

如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。

4. 解释数字逻辑中的“异或”操作。

答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。

如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。

5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。

如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。

6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。

在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。

7. 简述D触发器的工作原理。

答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。

当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。

8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。

第6章时序逻辑电路6—1 从概念，结构和功能描述等几个方面简述时序逻辑电路和组合逻辑电路的不同。

概念：组合逻辑电路在任一时刻的输出仅由该时刻的输入决定，而与过去的状态无关，电路无记忆功能。

时序逻辑电路任一时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电路原来的状态。

结构：组合电路都是单纯由逻辑门组成，且输出不存在反馈路径。

时序逻辑电路由组合逻辑电路和存储电路组成，输出和输入之间有反馈。

存储电路一般由触发器构成。

功能描述：组合逻辑电路一般用逻辑图、逻辑表达式和真值表描述。

时序逻辑一般用逻辑图、逻辑方程式（状态方程、输出方程、驱动方程）、状态转换表、状态转换图和时序图来描述。

6—2 作出与表1所示状态表对应的状态图。

6—3 用边沿触发D触发器和与非门设计一个三位右移寄存器，用一控制端X控制，当0=X时能串行输入新数据ID，当1=X时具有自循环功能。

A BD C2111/10X/010/011/010/001/101/010/011/000/001/1QQSETCLRDQQSETCLRDQQSETCLRDXD ID OCP6—4 完成下列设计：1. 画出用J-K 触发器实现的四位右移寄存器的逻辑图（数据向高位移位定义为右移，寄存器的输出1Q 2Q 3Q 4Q ，设4Q 为高位。

2. 用上述四位右移寄存器实现下列计数器，写出设计步骤，画出逻辑图。

CP 1Q 2Q 3Q 4Q0 0 0 0 0 11 0 0 02 0 1 0 0 31 0 1 0 4 0 1 0 1 5 0 0 1 0 6 0 0 0 1 70 0 0 0答：由题意知，计数器是由右移寄存器实现的，所以只要确定第一个JK 触发器的驱动方程即可。

根据给出的状态转换表，可得卡诺图。

化简得43Q Q Q Q Q Q D ++=⋅⋅=6—5 用一片74LS161和必要的门电路构成一个可控计数器。

当控制端C=1时，实现八进制计数；C=0时，实现四进制数。

数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。

A. 与运算B. 或运算C. 非运算D. 异或运算2. 一个逻辑门的输入端悬空时，相当于输入（）。

A. 0B. 1C. 低电平D. 高电平3. 下列哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时延C. 输出与输入之间没有记忆功能D. 输出与输入之间存在时延4. 在数字电路中，一个触发器可以存储（）位二进制信息。

A. 1B. 2C. 4D. 85. 一个4位二进制计数器可以计数的最大值是（）。

A. 7B. 15C. 16D. 2556. 下列哪个不是时序逻辑电路的特点？（）A. 输出不仅依赖于当前输入，还依赖于电路状态B. 具有记忆功能C. 输出与输入之间存在时延D. 输出只依赖于当前输入7. 在数字电路中，一个D触发器的输出Q与输入D的关系是（）。

A. Q=DB. Q=非DC. Q=D的非D. Q=非D的非8. 一个3线-8线译码器可以译码的输入信号有（）种。

A. 2B. 4C. 8D. 169. 在数字电路中，一个JK触发器可以工作在（）状态。

A. 稳定状态B. 振荡状态C. 稳定状态和振荡状态D. 以上都不是10. 一个8位A/D转换器的量化步长是（）。

A. 1/8B. 1/16C. 1/256D. 1/512二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“与”运算的符号是___________。

2. 一个2进制计数器的计数范围是___________。

3. 一个3位二进制数可以表示的最大十进制数是___________。

4. 在数字电路中，逻辑“或”运算的符号是___________。

5. 一个4位二进制数可以表示的最大十进制数是___________。

6. 在数字电路中，逻辑“非”运算的符号是___________。

7. 一个5位二进制数可以表示的最大十进制数是___________。

《数字电路与数字逻辑》练习题一答案一、 填空 1、75 3.375 2、11110103、（17A ）H >（376.125）D >（67）O >（11000）B4． 40，3．31255． 0．1101B ，0．61O ，0．DH11111110．01B ，376．4O ，FE ．4H6． +1111101，01111101，01111101，01111101 —101010，1101010，1010101，10101107．))()((C A D C B A +++ ))()((C A D C B A +++ 8．0 19．101011.1 2B.8 10．n2 1 11、81，3.62512、11111110.01， 11111110.01， 11111110.01， 11111110.01 13、（27A ）H >（76.125）D >（67）O >（10110）B14、Q n , 1 15、9, 8 16、4 17、(3FFF)H18、B A A+B AB+C 19、32进制20． 56，2．812521． 100101B ，45O ，25H101．0101B ，5．24O ，5．5H22． +1111100，01111100，01111100，01111100—11101，111101，100010，10001123．A B ，A，AB + AC ，A+B C24.（4E.4）16=(1001110.01)2=(116.2)8=(1111000.00100101)842125、(10011001)余3码(1010101)格雷码26.10101 11010 1101127、输入原来状态28、(A+C)(B+C)29、10，830、T触发器31、随机存取存储器RAM 只读存储器ROM32、833、CABC+AB+ABC34、C++A+BB35，6．562536．110011，63，33；101．0101，5．24，5．537．+1101000，01101000，01101000，01101000；－100111，1100111，1011000，101100138．A B，A，A + B ，A +BC二、单项选择题：三1．2.（1）)BA或C+D+++CADBD(BCABD（2）B=异或操作AF⊕3.分析以下电路，说明电路功能。

数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，逻辑“与”运算通常使用哪种逻辑门来实现？A. 非门B. 或门C. 与门D. 异或门答案：C2. 一个触发器可以存储多少位二进制信息？A. 1位B. 2位C. 3位D. 4位答案：A3. 下列哪种类型的门电路可以实现逻辑“或非”运算？A. 与门B. 或门C. 非门D. 异或门答案：B4. 在数字电路中，一个D触发器的输出Q在时钟脉冲的上升沿时如何变化？A. 保持不变B. 翻转状态C. 变为0D. 变为1答案：B5. 一个4位二进制计数器可以计数到的最大数值是多少？A. 15B. 16C. 255D. 256答案：B6. 在数字电路中，逻辑“异或”运算通常使用哪种逻辑门来实现？A. 与门B. 或门C. 异或门D. 与非门答案：C7. 一个JK触发器在J=0，K=1时的输出Q的状态是什么？A. 保持不变B. 翻转状态C. 变为0D. 变为1答案：B8. 一个3线到8线译码器可以产生多少个不同的输出？A. 3B. 8C. 27D. 64答案：B9. 在数字电路中，一个锁存器和一个触发器的主要区别是什么？A. 锁存器可以同步操作，触发器不能B. 触发器可以同步操作，锁存器不能C. 锁存器和触发器没有区别D. 锁存器和触发器都可以异步操作答案：B10. 一个8位寄存器可以存储的最大数值是多少？A. 255B. 256C. 511D. 512答案：A二、填空题（每空1分，共10分）1. 在数字电路中，逻辑“非”运算通常使用______门来实现。

答案：非2. 一个2位二进制计数器可以计数到的最大数值是______。

答案：33. 如果一个触发器的当前状态是1，并且接收到一个时钟脉冲，那么在没有其他输入的情况下，触发器的下一个状态将是______。

答案：14. 一个4线到16线译码器的输出线数量是______。

答案：165. 在数字电路中，一个D触发器的输出Q在时钟脉冲的下降沿时______。

习题六6.1 可编程逻辑器件有哪些主要特点？PLD作为一种通用型可编程逻辑器件，而它的逻辑功能又是由用户通过对器件编程来自行设定的。

它可以把一个数字系统集成在一片PLD上，而不必由芯片制造厂商去设计和制作专用集成芯片。

采用PLD设计数字系统和中小规模相比具有如下特点：(1) 减小系统体积：单片PLD有很高的密度，可容纳中小规模集成电路的几片到十几片。

（低密度PLD小于700门/片，高密度PLD每片达数万门，最高达25万门）。

(2) 增强逻辑设计的灵活性：使用PLD器件设计的系统，可以不受标准系列器件在逻辑功能上的限制；用户可随时修改。

(3) 缩短设计周期：由于可完全由用户编程，用PLD设计一个系统所需时间比传统方式大为缩短；(4) 用PLD与或两级结构实现任何逻辑功能，比用中小规模器件所需的逻辑级数少。

这不仅简化了系统设计，而且减少了级间延迟，提高了系统的处理速度；(5) 由于PLD集成度高，测试与装配的量大大减少。

PLD可多次编程，这就使多次改变逻辑设计简单易行，从而有效地降低了成本；(6) 提高系统的可靠性：用PLD器件设计的系统减少了芯片数量和印制板面积，减少相互间的连线，增加了平均寿命, 提高抗干扰能力，从而增加了系统的可靠性；(7) 系统具有加密功能：多数PLD器件，如GAL或高密度可编程逻辑器件，本身具有加密功能。

设计者在设计时选中加密项，可编程逻辑器件就被加密。

器件的逻辑功能无法被读出，有效地防止电路被抄袭。

6.2 常见PLD器件有哪些主要类型？常见PLD器件根据可编程逻辑器件问世的时间，我们把PLA、PAL和GAL称为早期的可编程逻辑器件，把CPLD及FPGA称为近代的可编程逻辑器件。

也有人把它们分别称为低密度PLD和高密度PLD。

6.3 简述PAL和PLA在结构上的主要区别。

PAL是由可编程的与阵列、固定的或阵列和输出电路三部分组成。

有些PAL器件中，输出电路包含触发器和从触发器输出端到与阵列的反馈线，便于实现时序逻辑电路。

第1章 逻辑代数基础一、选择题（多选题）1．以下代码中为无权码的为 。

A. 8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码2．一位十六进制数可以用 位二进制数来表示。

A. １B. ２C. ４D. 163．十进制数25用8421BCD 码表示为 。

A.10 101B.0010 0101C.100101D.101014．与十进制数（53.5）10等值的数或代码为 。

A.(0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)85.与八进制数(47.3)8等值的数为：A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)26.常用的B C D 码有 。

A.奇偶校验码B.格雷码C.8421码D.余三码7.与模拟电路相比，数字电路主要的优点有 。

A.容易设计B.通用性强C.保密性好D.抗干扰能力强8. 逻辑变量的取值１和０可以表示： 。

A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无9．求一个逻辑函数F 的对偶式，可将F 中的 。

A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”E.常数不变10. A+BC= 。

A .A +B B.A +C C.（A +B ）（A +C ） D.B +C11.在何种输入情况下，“与非”运算的结果是逻辑0。

A ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是112.在何种输入情况下，“或非”运算的结果是逻辑0。

A ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为113.以下表达式中符合逻辑运算法则的是 。

A. C ·C =C 2B.1+1=10C.0<1D.A +1=114. 当逻辑函数有n 个变量时，共有 个变量取值组合？A. nB. 2nC. n 2D. 2n15. 逻辑函数的表示方法中具有唯一性的是 。

第6章题解：6.1试用4个带异步清零和置数输入端的负边沿触发型JK 触发器和门电路设计一个异步余 3BCD 码计数器。

题6・1解：余3BCD 码计数器计数规则为：0011->0100->—1100-0011-*-,由于釆用 异步清零和置数，故计数器应在1101时产生清零和置数信号，所设计的电路如图题解6.1 所示。

题6.2试用中规模集成异步十进制计数器74290实现模48计数器。

题6.2解:图题解6. 16.3试用D触发器和门电路设计一个同步4位格雷码计数器。

题6.3解：根据格雷码计数规则，\Q1Q OQsQ>\00011110000000011000111111100111\QlQoQ.3Q>\00011110000001011111111110100000X^iQoQ3Q>\00011110000111010001110111100001\QlQoQ.3Q>\00011110001100010011111100100011 Qi Qo计数器的状态方程和驱动方程为：er1=D.=+型Q”+Q；莎er1=D2=+Q©+N Q；N QT = D L+ Q；Q；Q；； +Qj = D o = Q^Q；1+按方程画出电路图即可，图略。

6.5试用4位同步二进制计数器74163实现十二进制计数器。

74163功能表如表6.4所示。

题6・5解：可采取同步清零法实现。

电路如图题解6.5所示。

题6.6解:题6.4解：反馈值为1010c卜一进制计数器CLKCLR LD ENT ENP>c a[―<>40) a D DTC=\5图题解6. 5RCO74163当M=1时:六进制计数器八进制计数器6.7试用4位同步二进制计数器74163和门电路设计一个编码可控计数器，当输入控制变 量M=0时，电路为8421 BCD 码十进制计数器，M=1时电路为5421 BCD 码十进制计数器, 5421BCD 码计数器状态图如下图P6.7所示。

数字逻辑试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑电路中的基本逻辑运算？A. 加法B. 减法C. 乘法D. 与运算2. 一个3输入的与门，当所有输入都为高电平时，输出为：A. 低电平B. 高电平C. 浮空D. 不确定3. 一个D触发器的Q端在时钟信号上升沿触发时，其状态变化为：A. 保持不变B. 从0变到1C. 从1变到0D. 从D输入端状态变化4. 在数字电路中，以下哪个不是布尔代数的基本定理？A. 幂等律B. 交换律C. 反演律D. 分配律5. 一个4位二进制计数器在计数到31后，下一个状态是：A. 00000B. 00001C. 11111D. 不能确定6. 以下哪个不是数字逻辑电路设计中的优化方法？A. 布尔代数简化B. 逻辑门替换C. 增加冗余D. 逻辑划分7. 一个异或门的真值表中，当输入相同，输出为：A. 0B. 1C. 无法确定D. 无输出8. 在数字电路中，同步计数器与异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 电路复杂度D. 计数精度9. 以下哪个不是数字逻辑电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 逻辑门10. 一个简单的数字逻辑电路设计中，如果需要实现一个2输入的或门，至少需要几个与门？A. 1B. 2C. 3D. 4答案：1. D2. B3. D4. C5. B6. C7. A8. B9. D10. A二、填空题（每空2分，共20分）1. 数字逻辑电路中最基本的逻辑运算包括______、或运算、非运算。

2. 一个2输入的与门，当输入都为高电平时，输出为______。

3. 布尔代数的基本定理包括______、结合律、分配律等。

4. 一个D触发器的Q端在时钟信号上升沿触发时，Q端状态与______相同。

5. 4位二进制计数器的计数范围是从______到1111。

6. 数字逻辑电路设计中的优化方法包括布尔代数简化、逻辑门替换、______等。

第6章习题参考解答6-3 画出74x27三输入或非门的德摩根等效符号。

解：图形如下6-10 在图X6.9电路中采用74AHCT00替换74LS00，利用表6-2的信息，确定从输入端到输出端的最大时间延迟。

解：该图中从输入到输出需要经过6个NAND2；每个NAND2（74AHCT00）的最大时间延迟为9 ns；所以从输入端到输出端的最大时间延迟为：54 ns。

6-31 BUT门的可能定义是：“如果A1和B1为1，但A2或B2为0，则Y1为1；Y2的定义是对称的。

”写出真值表并找出BUT门输出的最小“积之和”表达式。

画出用反相门电路实现该表达式的逻辑图，假设只有未取反的输入可用。

你可以从74x00、04、10、20、30组件中选用门电路。

解：真值表如下A1 B1 A2 B2 Y1 Y2 A1 B1 A2 B2 Y1 Y20 0 0 0 0 0 1 0 0 0 0 00 0 0 1 0 0 1 0 0 1 0 00 0 1 0 0 0 1 0 1 0 0 00 0 1 1 0 1 1 0 1 1 0 10 1 0 0 0 0 1 1 0 0 1 00 1 0 1 0 0 1 1 0 1 1 00 1 1 0 0 0 1 1 1 0 1 00 1 1 1 0 1 1 1 1 1 0 0利用卡诺图进行化简，可以得到最小积之和表达式为Y1=A1·B1·A2’+A1·B1·B2’ Y2=A1’·A2·B2+B1’·A2·B2Y 2采用74x04得到各反相器 采用74x10得到3输入与非 采用74x00得到2输入与非 实现的逻辑图如下：6-32 做出练习题6-31定义的BUT 门的CMOS 门级设计，可以采用各种反相门逻辑的组合（不一定是二级“积之和”），要求使用的晶体管数目最少，写出输出表达式并画出逻辑图。

解：CMOS 反相门的晶体管用量为基本单元输入端数量的2倍；对6-31的函数式进行变换：()()()()'2211'2'211'211'2111B A B A B A B A B B A A B A Y ⋅⋅⋅=+⋅⋅=⋅⋅+⋅⋅= ()()()()'1122'1'122'122'1222B A B A B A B A B B A A B A Y ⋅⋅⋅=+⋅⋅=⋅⋅+⋅⋅= 利用圈-圈逻辑设计，可以得到下列结构：()()()'''22'111B A B A Y ⋅+⋅= ()()()'''11'222B A B A Y ⋅+⋅=此结构晶体管用量为20只 （原设计中晶体管用量为40只）6-20 采用一片74x138或74x139二进制译码器和NAND 门，实现下列单输出或多数出逻辑函数。

第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数1．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms频率为周期的倒数，f=1/T=1/=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于42（2）127 （4）解：（2）（127）D=72-1=（）B-1=（1111111）B=（177）O=（7F）H （4）（）D=B=O=H二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。

（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,33逻辑函数及其表示方法1.6.1在图题1. 中，已知输入信号A，B`的波形，画出各门电路输出L的波形。

解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式(3)A B AB AB⊕=+（A⊕B）=AB+AB解：真值表如下由最右边2栏可知，A B⊕与AB+AB的真值表完全相同。

习 题 六1 分析图1所示脉冲异步时序逻辑电路。

(1) 作出状态表和状态图； (2) 说明电路功能。

图1解答(1)该电路是一个Mealy 型脉冲异步时序逻辑电路。

其输出函数和激励函数表达式为211221212Q D x C Q D x Q CQ x Q Z =====(2)电路的状态表如表1所示，状态图如图2所示。

现 态 Q 2 Q 1次态/输出ZX=10 0 0 1 1 0 1 1 01/0 11/0 10/0 00/1图2(3) 由状态图可知，该电路是一个三进制计数器。

电路中有一个多余状态10，且存在“挂起”现象。

2 分析图3所示脉冲异步时序逻辑电路。

(1) 作出状态表和时间图； (2) 说明电路逻辑功能。

图3解答○1 该电路是一个Moore 型脉冲异步时序逻辑电路,其输出即电路状 态。

激励函数表达式为 1321123132233Q C C CP;C 1;K K K 1J ; Q J ; Q Q J =========○2 电路状态表如表2所示，时间图如图4所示。

表2图4○3 由状态表和时间图可知，该电路是一个模6计数器。

3 分析图5所示脉冲异步时序逻辑电路。

(1) 作出状态表和状态图； (2) 说明电路逻辑功能。

图5时 钟CP 现 态 Q 3 Q 2 Q 1 次 态 Q 3(n+1)Q 2(n+1)Q 1(n+1)11111111000 001 010 011 100 101 110 111 001 010 011 100 101 000 111 000解答○1 该电路是一个Moore 型脉冲异步时序逻辑电路,其输出函数和激励函数表达式为322111132212122212x y x R ; x S y x y x x R ; y y x S y y Z +==++===○2该电路的状态表如表3所示，状态图如图6所示。

表3现态 y 2y 1次态y 2(n+1)y 1(n+1)输出 Zx 1 x 2 x 3 0001 11 1001 01 01 0100 11 00 0000 00 10 000 0 0 1图6○3 该电路是一个“x 1—x 2—x 3”序列检测器。