手机设计中EMI抗干扰和ESD保护一个完整产品的结构
设计过程
一、EMI抗干扰设计
EMI（Electromagnetic Interference）抗干扰设计是为了防止手机
内部电子设备产生的电磁辐射对周围环境和手机自身电路的干扰。EMI抗
干扰设计过程包括以下几个步骤：
1.确定EMI标准和要求：根据国家和地区的EMI标准，确定手机的
EMI性能要求。
2.电路布局的设计：合理布局手机内部电路，减少信号干扰。采取合
理的电路分割和隔离，将高频电路与低频电路相互隔离，减少干扰的传导。
3.引脚布局的设计：通过合理设计引脚布局，减少信号回流和环流路
径的长度，降低干扰的辐射。
4.滤波器的设计：在关键电路信号的输入和输出端添加滤波器，减少
高频噪声和杂波的干扰。
5.电源供电的设计：采用稳定可靠的电源供电方案，减少电源噪声对
电路的影响。
6.屏蔽设计：在关键电路和敏感电路附近设置金属屏蔽罩，减少电磁
场的辐射。
7.线缆和布线的设计：采用合适的线缆和布线方式，降低信号的串扰
和干扰。
8.EMC测试和优化：通过EMC测试，评估和优化手机的EMI性能，确
保满足EMI标准要求。
二、ESD保护设计
ESD（Electrostatic Discharge）保护设计是为了防止静电放电对手机电子设备造成损害。ESD保护设计过程包括以下几个步骤：
1.确定ESD标准和要求：根据国家和地区的ESD标准，确定手机的ESD保护性能要求。
2.接口设计：通过合理选择接口的防护元件（如TVS二极管等），防止外部ESD对接口进行损害。
3.PCB布局设计：合理的PCB布局，包括电路分割、地线和电源线的布局，减少ESD能量的传导和辐射。
4.ESD保护器件的选择和布置：选择适当的ESD保护器件，并在关键电路和引脚周围布置，以提供有效的ESD保护。
5.地线设计：合理规划手机的地线，确保地线连接良好，减少ESD引起的瞬态电流对电路的影响。
6.测试和验证：通过ESD测试，评估手机的ESD保护性能，确保满足ESD标准要求。
最后，EMI抗干扰和ESD保护设计是手机结构设计中必不可少的一部分，它们的合理设计可以有效保护手机内部电子设备免受干扰和损害，确保手机的正常工作。通过以上步骤，可以有效提高手机产品的抗干扰能力和ESD耐受能力，确保产品的质量和可靠性。
电子产品的结构设计过程 一个完整产品的结构设计过程 1.ID造型; a.ID草绘............ b.ID外形图............ c.MD外形图............ 2.建模; a.资料核对............ b.绘制一个基本形状............ c.初步拆画零部件............ 1.ID造型; 一个完整产品的设计过程,是从ID造型开始的，收到客户的原始资料（可以是草图，也可以是文字说明），ID即开始外形的设计；ID绘制满足客户要求的外形图方案，交客户确认，逐步修改直至客户认同；也有的公司是ID绘制几种草案，由客户选定一种，ID再在此草案基础上绘制外形图；外形图的类型，可以是2D 的工程图，含必要的投影视图；也可以是JPG彩图；不管是哪一种，一般需注名整体尺寸，至于表面工艺的要求则根据实际情况，尽量完整；外形图确定以后，接下来的工作就是结构设计工程师（以下简称MD）的了； 顺便提一下，如果客户的创意比较完整，有的公司就不用ID直接用MD做外形图； 如果产品对内部结构有明确的要求，有的公司在ID绘制外形图同时MD就要参与进来协助外形的调整； MD开始启动，先是资料核对，ID给MD的资料可以是JPG彩图，MD将彩图导入PROE后描线；ID给MD的资料还可以是IGES线画图，MD将IGES线画图导入PROE后描线，这种方法精度较高;此外，如果是手机设计，还需要客户提供完整的电子方案，甚至实物；
2。建摸阶段， 以我的工作方法为例，MD根据ID提供的资料，先绘制一个基本形状（我习惯用BASE作为文件名）；BASE就象大楼的基石，所有的表面元件都要以BASE 的曲面作为参考依据； 所以MD做3D的BASE和ID做的有所不同，ID侧重造型，不必理会拔模角度，而MD不但要在BASE里做出拔模角度，还要清楚各个零件的装配关系，建议结构部的同事之间做一下小范围的沟通，交换一下意见，以免走弯路； 具体做法是先导入ID提供的文件，要尊重ID的设计意图，不能随意更改； 描线，PROE是参数化的设计工具，描线的目的在于方便测量和修改； 绘制曲面，曲面要和实体尽量一致，也是后续拆图的依据，可以的话尽量整合成封闭曲面局部不顺畅的曲面还可以用曲面造型来修补； BASE完成，请ID确认一下，这一步不要省略建摸阶段第二步，在BASE的基础上取面，拆画出各个零部件，拆分方式以ID的外形图为依据； 面/底壳，电池门只需做初步外形，里面掏完薄壳即可； 我做MP3，MP4的面/底壳壁厚取1.50mm，手机面/底壳壁厚取2.00mm，挂墙钟面/底壳壁厚取2.50mm，防水产品面/底壳壁厚可以取3.00mm； 另外面/底壳壁厚4.00mm的医疗器械我也做过，是客人担心强度一再坚持的，其实3.00mm 已经非常保险了，壁厚太厚很容易缩水，也容易产生内应力引起变形，担心强度不足完全 可以通过在内部拉加强筋解决，效果远好过单一的增加壁厚； 建摸阶段第三步，制作装配图，将拆画出各个零部件按装配顺序分别引入，选择参考中心 重合的对齐方式；放入电子方案，如LCD，LED，BATTERY，COB。。。将各个零部件引入装配图时，根据需要将有些零部件先做成一个组件，然后再把组件引入装配图时。 例如做翻盖手机时，总装配图里只有两个组件，上盖是一个组件，下盖是一个组件。上盖组件里面又分为A壳组件，B壳组件和LCD组件。下盖组件里面又分
手机音频互连的EMI和ESD滤波 无线便携设备中音频应用的复杂程度日益提高，带来了一些的系统集成方面的挑战。其中一个挑战便是在音频线路上进行电磁干扰/射频干扰(EMI/RFI)抑制的同时，也在音频互连上提供静电放电(ESD)保护功能。对于手机而言，音频互连是少数几个EMI/RFI路径涵盖从手机外部到手机内部的的区域之一，而且音频互连非常容易受ESD影响。当耳筒或耳机初始连接至手机时，它们可能成为ESD源，并有可能损伤手机内部的一些元器件。即便有足够的ESD保护能力或元器件本身足够稳固以致能承受ESD，耳筒仍然能像天线一样使EMI中断手机中的数据传输。 理想情况下，音频EMI滤波器应该在尽可能最小的封装中，利用足够的线路来提供充分的EMI/RFI滤波和强大的ESD保护功能，与此同时仍使电路尽可能简单。 用集成方案替代分立元件方案 采用分立元器件方式进行ESD保护和EMI滤波的首要问题，是同时执行这两个功能所需要的元器件数量问题。就EMI滤波而言，如果使用1个分立电感电容(LC)π型滤波器，就需要2个表面贴电容和1个表面贴电感。为了具备ESD保护功能，还需要额外增加某种类型的表面贴瞬态电压抑制器(TVS)。也就是说，一条音频线路的EMI滤波和ESD保护需要4个独立元件。这里还未提及这些元件所需占用的便携设备弥足珍贵的空间问题。如果有不止一条的音频线路，那么通常所使用的单个分立元器件解决方案就变得不切实际了，特别是在可能有多达4条音频线路的情况下。 图1a：传统的多芯片可视电话架构。
最简单的解决方案是在同一个元器件中集成EMI滤波和ESD保护功能。首先，为集成解决方案提供ESD保护功能的集成型TVS二极管也提供EMI滤波所需的电容。其次，在加工技术方面的改进也大幅提升了集成型电感的质量。通过将这些独立元器件集成到硅片中，原本可能需要20个表面贴元器件的四通道解决方案，可用采用2.0×2.0mm封装的集成型解决方案来替代(图1a,b) 。 图1b：带双向ESD保护功能的四通道集成型LC π型滤波器NUF4240MN的电气原理图。 EMI滤波 随着手机功能的增多，滤波也变得更加重要。与此同时，音频质量要求也在提高。在简单的电感/电容滤波器中，增强滤波功能的唯一方法是加大元器件的值。集成型滤波器的一个组成部分是电感，集成型电感的值有限制。除了由封装导致的显而易见的裸片尺寸限制问题之外，电感的尺寸也存在限制。此外，寄生效应也必须予以考虑。关于电感有一条简单的规则，就是集成型电感的值越大，电感中的直流电阻也就越大。这条规则非常重要，因为它显示了需要处理的第一个折衷点。电感值越大，对EMI滤波越有利，但由于它将在音频路径中引入更大的直流电阻，所以将更多地削弱音频信号。但是，如果音频系统的网络阻抗较低，比如只有4Ω到10Ω，那么，路径中的任何电阻都影响对音频质量。在这种情况下，必须采用较小的电感来满足直流电阻要求，但这也将牺牲一些较大电感才能提供的EMI滤波性能。 集成型EMI滤波器的另一个元件是电容。由于电容值取决于集成型TVS，所以特别要注意以下几个关键点： 1. 击穿电压较低的TVS的电容密度会比击穿电压较高的类似TVS的电容密度更高。这意味着可通过元件的击穿电压来确定其中的许多滤波特性。 2. 击穿电压较低的TVS的泄漏电流会比击穿电压较高的类似TVS的泄漏电流更大。此外，电容越大意味着泄漏电流越大，或是电容越小，则泄漏电流越小。 3. 单向TVS与双向TVS的对比。从电容角度看，双向TVS元件的电容值不到单向TVS
电路级静电防护设计技巧与ESD防护方法 静电放电（ESD）理论研究的已经相当成熟，为了模拟分析静电事件，前人设计了很多静电放电模型。 常见的静电模型有：人体模型（HBM），带电器件模型，场感应模型，场增强模型，机器模型和电容耦合模型等。芯片级一般用HBM做测试，而电子产品则用IEC 6 1000-4-2的放电模型做测试。为对ESD 的测试进行统一规范，在工业标准方面，欧共体的IEC 61000-4-2 已建立起严格的瞬变冲击抑制标准；电子产品必须符合这一标准之后方能销往欧共体的各个成员国。 因此，大多数生产厂家都把IEC 61000-4-2看作是ESD 测试的事实标准。我国的国家标准（GB/T 17626.2-1998）等同于I EC 6 1000-4-2。大多是实验室用的静电发生器就是按IEC 6 1000-4-2的标准，分为接触放电和空气放电。静电发生器的模型如图1。放电头按接触放电和空气放电分尖头和圆头两种。 IEC 61000-4-2的静电放电的波形如图2，可以看到静电放电主要电流是一个上升沿在1nS 左右的一个上升沿，要消除这个上升沿要求ESD保护器件响应时间要小于这个时间。静电放电的能量主要集中在几十MHz到500MHz，很多时候我们能从频谱上考虑，如滤波器滤除相应频带的能量来实现静电防护。其放电频谱如下，这个图是我自己画的，只能定性的看，不能定量。 IEC 61000-4-2规定了几个试验等级，目前手机CTA测试执行得是3级，即接触放电6KV，空气放电8KV。很多手机厂家内部执行更高的静电防护等级。 当集成电路（IC ）经受静电放电（ESD）时，放电回路的电阻通常都很小，无法限制放电电流。例如将带静电的电缆插到电路接口上时，放电回路的电阻几乎为零，造成高达数十安培的瞬间放电尖峰电流，流入相应的IC 管脚。瞬间大电流会严重损伤IC ，局部
手机设计中EMI抗干扰和ESD保护一个完整产品的结构 设计过程 一、EMI抗干扰设计 EMI（Electromagnetic Interference）抗干扰设计是为了防止手机 内部电子设备产生的电磁辐射对周围环境和手机自身电路的干扰。EMI抗 干扰设计过程包括以下几个步骤： 1.确定EMI标准和要求：根据国家和地区的EMI标准，确定手机的 EMI性能要求。 2.电路布局的设计：合理布局手机内部电路，减少信号干扰。采取合 理的电路分割和隔离，将高频电路与低频电路相互隔离，减少干扰的传导。 3.引脚布局的设计：通过合理设计引脚布局，减少信号回流和环流路 径的长度，降低干扰的辐射。 4.滤波器的设计：在关键电路信号的输入和输出端添加滤波器，减少 高频噪声和杂波的干扰。 5.电源供电的设计：采用稳定可靠的电源供电方案，减少电源噪声对 电路的影响。 6.屏蔽设计：在关键电路和敏感电路附近设置金属屏蔽罩，减少电磁 场的辐射。 7.线缆和布线的设计：采用合适的线缆和布线方式，降低信号的串扰 和干扰。 8.EMC测试和优化：通过EMC测试，评估和优化手机的EMI性能，确 保满足EMI标准要求。
二、ESD保护设计 ESD（Electrostatic Discharge）保护设计是为了防止静电放电对手机电子设备造成损害。ESD保护设计过程包括以下几个步骤： 1.确定ESD标准和要求：根据国家和地区的ESD标准，确定手机的ESD保护性能要求。 2.接口设计：通过合理选择接口的防护元件（如TVS二极管等），防止外部ESD对接口进行损害。 3.PCB布局设计：合理的PCB布局，包括电路分割、地线和电源线的布局，减少ESD能量的传导和辐射。 4.ESD保护器件的选择和布置：选择适当的ESD保护器件，并在关键电路和引脚周围布置，以提供有效的ESD保护。 5.地线设计：合理规划手机的地线，确保地线连接良好，减少ESD引起的瞬态电流对电路的影响。 6.测试和验证：通过ESD测试，评估手机的ESD保护性能，确保满足ESD标准要求。 最后，EMI抗干扰和ESD保护设计是手机结构设计中必不可少的一部分，它们的合理设计可以有效保护手机内部电子设备免受干扰和损害，确保手机的正常工作。通过以上步骤，可以有效提高手机产品的抗干扰能力和ESD耐受能力，确保产品的质量和可靠性。
防电磁波干扰（EMI）和静电防护（ESD）设计 一防电磁波干扰设计 1.EMI (Electro Magnetic Interference) 即电磁干扰。传播方式有辐射和传导. 2.重要的规章： 美国的FCC (Federal Communication Commission) 西德的VDE (Verband Deutscher Electrotechniker) IEC(国际电子技术委员会)的CISPR（Committee International Spe Ciai Des Perturbations Dadioelectriques） 3.管制程度 商业用的产品要符合Class A. 一般家庭用要符合Class B 4.防止电磁干扰的对策 零件选择适当电子零件可减少2~3dB 电路Layout 电路板Pattern设计改变 噪声FILTER 电源的噪声可采取1 OW PASS FILTER 接地高频回路采取多点接地之原则 CABLE 采用屏蔽之CABL E Connector 采用屏蔽之Connector 外壳金属壳，塑料壳表面导电材料处理：无电解电镀，ZINC SPRAY， 铝蒸镀，导电漆喷涂，以及用金属箔贴附或直接以导电性塑料料 成型. 5.导电性须考虑因素 温度，湿度，老化及Impact试验，黏着试验须合乎UL746C的规定，结果在程度4以上（剥离在5%以内） 6.表面电阻的定义 比电阻Rr=△V/I * S/ l 电阻Rs=Rr/t (Ω) 7.屏蔽效应(Shielding Effectiveness) 电场之屏蔽效应SdB=20 log E1/E2磁场之屏蔽效应SdB=20 log H1/H2其中E1, H1是入射波长强度，E2，H2是穿透波长强度SE=R+A+B R: 反射衰减：R=168+10log(c/p * 1/f) A: 吸收衰减: A=1.38 * t√f*c*p B: 多次反射衰减: 通常可忽略 其中, c是相对导电系数，f是频率, p是相对导磁系数，t是遮蔽之厚度. 材料相对导电系数(C) 相对导磁系数（P） C * P C/P 银 1.05 1 1.05 1.05 铜 1.00 1 1.00 1.00 8.防电磁干扰设计 屏蔽层如有孔洞等之开口会使屏蔽电流收到影响，为了使电流顺畅，可把长孔改成多个小圆孔. 含排列孔的屏蔽有以下几个因素影响 孔的最大直径d , 孔数n, 孔间距c, 屏蔽厚度t, 噪声源和孔之距离r, 电磁波频率f, 其中d, n, f 越小越好，c, t, r 越大越好.外壳间接缝对屏蔽效应的关系 1.必须保持导电性接触，故不可喷不导电漆。
完整ESD及EMI保护方案 对于电子产品而言,保护电路是为了防止电路中的关键敏感型器件受到过流、过压、过热等冲击的损害;保护电路的优劣对电子产品的质量和寿命至关重要;随着消费类电子产品需求的持续增长,更要求有强固的静电放电ESD保护,同时还要减少不必要的电磁干扰EMI/射频干扰RFI噪声;此外,消费者希望最新款的消费电子产品可以用小尺寸设备满足越来越高的下载和带宽能力;随着设备的越来越小和融入性能的不断增加,ESD以及许多情况下的EMI/RFI抑制已无法涵盖在驱动所需接口的新一代IC当中;另外,先进的系统级芯片SoC设计都是采用几何尺寸很小的工艺制造的;为了优化功能和芯片尺寸,IC设计人员一直在不断减少其设计的功能的最小尺寸;IC尺寸的缩小导致器件更容易受到ESD电压的损害;过去,设计人员只要选择符合IEC61000-4-2规范的一个保护产品就足够了;因此,大多数保护产品的数据表只包括符合评级要求;由于集成电路变得越来越敏感,较新的设计都有保护元件来满足标准评级,但ESD 冲击仍会形成过高的电压,有可能损坏IC;因此,设计人员必须选择一个或几个保护产品,不仅要符合ESD脉冲要求,而且也可以将ESD冲击钳位到足够低的电压,以确保IC得到保护;图1：美国静电放电协会ESDA的ESD保护要求先进技术实现强大ESD保护安森美半导体的ESD钳位性能备受业界推崇,钳位性能可从几种方法观察和量化;使用几个标准工具即可测量独立ESD保护器件或集成器件的ESD钳位能力,包括ESD保护功能;第一个工具是ESD IEC61000-4-2 ESD脉冲响应截图,显示的是随时间推移的钳位电压响应,可以看出ESD事件中下游器件的情形;图2：ESD钳钳位截图除了ESD钳位屏幕截图,另一种方法是测量传输线路脉冲TLP来评估ESD钳位性能;由于ESD事件是一个很短的瞬态脉冲,TLP可以测量电流与电压I-V数据,其中每个数据点都是从短方脉冲获得的;TLP I-V曲线和参数可以用来比较不同TVS器件的属性,也可用于预测电路的ESD钳位性能;图3：典型TLP I-V曲线图安森美半导体提供的高速接口ESD保护保护器件阵容有两种类型;第一类最容易实现,被称为传统设计保护;在这种类型设计中,信号线在器件下运行;这些器件通常是电容最低的产品;另一类是采用PicoGuard® XS技术的产品;这种类型设计使用阻抗匹配Impedance Matched电路,可保证100 Ω的阻抗,相当于电容为零;这类设计无需并联电感,有助于最大限度地减少封装引起的ESD电压尖峰;图4：传统方法与PicoGuard® XS设计方法的对比安森美半导体的保护和滤波解决方案均基于传统硅芯片工艺技术;相比之下,其它类型的低成本无源解决方案使用的是陶瓷、铁氧体和多层压敏电阻MLV组合的材料;这类器件通常ESD钳位性能较差;在某些情况下,传递给下游器件的能量可能比安森美半导体解决方案低一个量级;一些采用旧有技术的产品甚至可能在小量ESD冲击后出现劣化并变得更糟;由于其材料性质,一些无源器件往往表现出温度的不一致性,从而降低了终端系统在标准消费温度和环境温度范围内运行的可靠性;必须兼顾其它特性ESD和EMI解决方案可防止不要的信号干扰系统的整体性能;在系统正常运行期间,保护器件还必须保持给定接口良好的信号完整性,换言之它应该是完全“透明”的;安森美半导体的器件适用于运行和保护当今最常用的消费类电子系统接口;通常,使用S参数插入损耗曲线即可测量信号完整性的影响,滤波器
电子产品的结构设计过程 第一阶段：概念设计 概念设计是产品设计的第一个阶段，主要是确定产品的整体构思和创意。在这个阶段，设计师需要了解用户需求、市场趋势和竞争对手情况， 并根据这些信息提出创新的设计理念。 首先，设计师需要通过市场调研和用户需求分析，了解用户对电子产 品的需求和喜好，确定产品的定位和目标市场。其次，设计师需要进行创 意思维，通过头脑风暴、手绘草图或是模型制作等方式，发掘新的设计理念，并从中筛选出最具潜力的几个方案。 然后，设计师需要将概念理念转化为三维模型或是模型原型，在计算 机辅助设计软件中进行初步的设计，包括产品外形设计、组件安装设计和 连接方式等。最后，设计师需要根据设计预算、功能需求和技术可行性， 对不同的设计方案进行评估和比较，选出最合适的设计方案。 第二阶段：详细设计 详细设计是在概念设计的基础上，对产品进行更加具体和详细的设计。在这个阶段，设计师将对产品的细节进行设计，并确定各个组件的布局和 连接方式。 首先，设计师需要进行产品的功能分解，将产品的各个功能模块进行 划分。然后，设计师需要对每个功能模块进行具体设计，包括外形设计、 尺寸设计、材料选择和连接方式等。同时，还需要考虑产品的生产工艺和 装配工艺的可行性，确保设计方案的可实施性。
在详细设计的过程中，设计师还需要进行多次评估和修改，以确保产品的性能和可靠性。设计师可以利用CAD软件进行三维建模和模拟，对产品进行虚拟测试。此外，还可以通过快速成型技术，制作出实物模型进行实际测试和评估。 第三阶段：验证测试 验证测试是对设计方案进行实际测试和评估的阶段，主要是为了验证产品的性能、可靠性和符合性。 在验证测试之前，设计师需要制定详细的测试计划和测试标准，明确测试的目标和方法。测试包括功能测试、负载测试、环境测试、可靠性测试和安全性测试等。测试结果会被记录并进行分析，以便对设计方案进行改进和优化。 如果产品的测试结果符合设计标准和用户需求，那么设计方案可以被批准，进入下一步的生产准备阶段。如果测试结果出现问题，设计师需要对设计方案进行修改和优化，并重新进行测试。 除了设计师自己进行的验证测试，还可以邀请用户、专家和第三方机构参与测试，以获取更广泛的意见和反馈，并为产品最终的投产做准备。 综上所述，电子产品的结构设计过程包括概念设计、详细设计和验证测试三个阶段。从初步的创意到最后的验证测试，设计师需要进行多次的设计和评估，以确保产品的性能、可靠性和符合性。只有在经过全面的测试和评估后，设计方案才能被认为是符合要求的，可以进入下一步的生产和投产阶段。
摘要 静电放电(简写为ESD)是集成电路(简写为IC)在制造、运输、以及使用过程中经常发生并导致IC芯片损坏或失效的重要原因之一。工业调查表明大约有40％的IC失效与ESD/EOS(过强的电应力)有关。因此，为了获得性能更好更可靠的IC芯片，对ESD开展专门研究并找到控制方法是十分必要的。随着芯片尺寸的持续缩小，ESD问题表现得更加突出，已成为新一代集成电路芯片在制造和应用过程中需要重视并着力解决的一个重要问题。 论文论述了CMOS集成电路ESD 保护的必要性，研究了在CMOS电路中ESD 保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD 保护结构的设计要求。 论文所做的研究工作和取得的结果完全基于GGNMOS的器件物理分析，是在器件物理层次上研究ESD问题的有益尝试；相对于电路层次上的分析结果，这里的结果更加准确和可靠，可望为GGNMOS ESD保护器件的设计和制造提供重要参考。 关键词：静电放电(ESD)；接地栅NMOS；保护器件；电源和地
Abstract The electrostatic discharge (ESD) is integrated circuit (IC) in manufacturing, transportation, and use process occurs frequently and cause IC chips damage or failure of one of the important reasons. Industrial survey shows that about 40 percent of IC failure and ESD/EOS (overpowered electrical stress) relevant. Therefore, in order to obtain better performance more reliable IC chips, to carry out special research and find the ESD control method is very necessary. Along with the continuous narrowing, chip size behaved more prominent ESD problems, has become a new generation of integrated circuit chip in the manufacture and application process needed to pay attention to and addressing an important question. This paper discusses the CMOS integrated circuit, the necessity of ESD protection in CMOS circuit was studied in the structure of ESD protection design principle, analyzes the structure on the map the relevant requirements, especially discussed in the I/O circuit ESD protection structure design requirements. Keywords:Electrostatic Discharge, GND gate NMOS, Protected Device, Power and Ground
随着电气电子技术的发展，家用电器产品日益普及和电子化，广播电视、邮电通讯和计算机及其网络的日益发达，电磁环境日益复杂和恶化，使我们逐渐关注设备的工作环境，日益关注电磁环境对电子设备的影响，电气电子产品的电磁干扰(EMI)和电磁兼容性(EMC)的问题越来越受到工程师和生产企业的重视。电子元件技术网为帮助广大工程师朋友解决在产品设计和应用中遇到的EMC/EMI问题，已成功举办了七届电磁兼容技术研讨会，邀请在EMC/EMI领域的专家讲解其市场、技术趋势和前沿应用，更有现场提问环节，与专家讨论实际设计中遇到的EMC/EMI设计难题以及ESD防护。本期半月谈将以往EMC/EMI研讨会的技术精华进行了汇总。 静电防护（ESD）找到被保护对象很重要 “在设计电磁防护电路中，工程师要清楚的知道在系统里要保护什么？找到被保护的对象很重要，如何在10000个器件中找到哪些是核心的，哪些是容易受干扰的？当找到了被保护的电路，就要开始进行静电分析，是哪种静电让它失效的？是什么原因？分析完种种原因后就要进行静电防护措施，选用对应的器件。”赵阳博士在电磁兼容问题综合解决方案中提到。 传导性ESD防护：对静电电流在电路中防护主要使用一些保护器件，在敏感器件前端构成保护电路，引导或耗散电流。此类保护器件有：陶瓷电容，压敏电阻，TVS管等。 辐射性ESD防护：对于静电产生的场对敏感电路产生影响，防护方法主要是尽量减少场的产生和能量，通过结构的改善增加防护能力，对敏感线路实施保护。对场的保护通常比较困难，在改良实践中探索出了一种叫做等位体的方法。通过
有效地架接，是壳体形成电位相同体，抑制放电。事实证明此种方式有效易于实施。 防护静电的一般方法（前三条是针对直接放电，后两条是针对关联场的耦合）•减少静电的积累； •使产品绝缘，防止静电发生； •对敏感线路提供支路分流静电电流； •对放电区域的电路进行屏蔽； •减少环路面积以保护电路免受静电放电产生的磁场的影响。 从电磁感应认识开始电磁兼容设计 社区好老师陶显芳老师认为：一个好的电子产品，除了产品自身的功能以外，电路设计（ECD）和电磁兼容设计（EMCD）的技术水平，对产品的质量和技术性能指标起到非常关键的作用。很多人从事电子线路设计的时候，都是从认识电子元器件开始，但从事电磁兼容设计的时候却无从下手。实际上从事电磁兼容设计是从电磁场理论开始，即从电磁感应认识开始… 试想一下，多个电子设备在同一空间工作时，在其周围会产生一定强度的电磁场，在场或者人为的作用下，各种干扰会通过传导、辐射等途径对设备进行干扰，使得系统变得不稳定，甚至出现死机现象——罪魁祸首是电磁干扰。 电磁干扰普遍存在于电子产品，不仅是设备之间的相互影响，同时也存在于元件与元件之间，系统与系统之间，其主要的两种途径为传导干扰和辐射干扰，而传导干扰又细分为共模干扰差模干扰。引起干扰的原因种类复杂，其核心为静电放电干扰。如何确保系统的稳定工作而不受外界影响？下面是电子元件技术网为你
电子电路屏蔽中的EMC标准与电磁干扰电磁兼容TVSEMC压敏电阻设计 目前，电子产品越来越容易受到电磁干扰的威胁，本文分析电子线路中产生电磁感应的主要元器件，以及电磁干扰的基本原理；列出电磁兼容抗扰度实验的类型；提出电源电路中电磁兼容设计的基本方法，并用两个实例验证了其可行性。 关键词电磁兼容电磁干扰压敏电阻 TVS管 引言 电磁兼容设计实际上就是针对电子产品中产生的电磁干扰 EMI(Electromagnetic Interference)进行优化设计，使之能成为符合各国或地区电磁兼容性EMC(Electromagnetic Compatibility)标准的产品。随着电子产品越来越多地采用低功耗、高速度、高集成度的 LSI电路，这些装置比以往任何时候都更容易受到电磁干扰的威胁；而与此同时，大功率家电及办公自动化设备的增多，以及移动通信、无线网络的广泛应用等，又大大增加了电磁干扰的发生源。这些变化迫使人们把电磁兼容作为重要的技术问题加以关注。 1 电磁兼容标准 为了适应国际商贸与技术发展的要求，国家技术监督局对声音和电视广播设备、信息技术设备、家用和电热、电动工具、电源、照明电器、火花点火发动机的驱动装置、金融及贸易结算电子设备、安保电子产品、低压电器10类进行强制性EMC认证。 目前对于电磁兼容的标准，不同的行业有不同等级标准要求。信息技术设备的无线电干扰要求如表1、表2所列。 表1 电源端口传导发射要求 表2 机箱端口辐射发射要求
为了达到电磁兼容标准，电子产品在使用前需进行电磁兼容的抗扰度实验，如表3所列。 表3 电磁兼容的抗扰度实验 2 电磁感应与电磁干扰 一般电子线路都是由电阻器、电容器、电感器、变压器、有源器件和导线组成。当电路中有电压存在时，。在所有带电的元器件周围都会产生电场；当电路中有电流流过时，在所有载流体的周围都存在磁场。 在电子线路中只要有电场或磁场存在，就会产生电磁干扰。两者是相辅相成的，电场会产生位移电流，电流又会产生磁场。在高速PCB及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波，并影响其他系统或本系统内其他子系统的正常工作。 3 电源电路中的电磁兼容设计 在电子产品中，各种干扰往往会通过电源传输给电子设备，从而对这些设备造成危害。通过对微机系统的失效概率统计可知：微机系统100次故障，其中90次来自电源，10次是微机本身，可见电源的可靠性最重要。。具有良好抗干扰设计的电源，能使用户在产品设计中无需考虑由电源引起的抗干扰问题，。大大缩短用户的产品开发周期，节约开发成本。 3.1 电源干扰的类型
esd保护电路powerclamp原理理论说明 1. 引言 1.1 概述 本文旨在介绍ESD保护电路中常用的一种原理——PowerClamp，并深入探讨其工作原理及设计要点。ESD（Electrostatic Discharge，静电放电）对电子设备构成严重威胁，因此对于电子设备而言，采取有效的ESD保护措施至关重要。而PowerClamp作为一种常用的ESD保护方案，在实际应用中具有出色的效果和广泛的应用范围。本文将系统地解释PowerClamp电路的工作机制，并提供关键器件选型、电路设计建议以及优化方案等相关内容。 1.2 文章结构 本文包括引言、ESD保护电路的重要性、PowerClamp原理简介、PowerClamp 电路工作原理及设计要点、PowerClamp在实际应用中的案例研究和结论与展望六个部分。通过这些部分内容，读者可以全面了解ESD保护电路中PowerClamp原理与应用。 1.3 目的 本文主要旨在： - 介绍ESD保护电路在现代电子设备中的重要性；
- 详细阐述ESD带来的危害性以及ESD保护电路的作用； - 介绍PowerClamp原理，包括其特点、工作机制和应用优势； - 提供设计PowerClamp电路时需要考虑的关键器件选型和特性； - 探讨PowerClamp电路设计中的要点和优化方案； - 分析与总结实际应用中的案例研究，展示PowerClamp技术在不同领域的应用经验； - 总结对PowerClamp原理与应用进行归纳，并展望其未来发展方向和挑战。 通过本文的阐述，读者将获得关于ESD保护电路中PowerClamp原理及其应用方面的全面知识和了解。 2. ESD保护电路的重要性 2.1 ESD的危害性 静电放电（ESD）是指由于两物体间的静电电荷不平衡而引起突然放电的现象。在电子器件和集成电路中，ESD可能会对设备造成严重破坏，导致功能故障、损坏甚至永久失效。这是因为当一个设备暴露在ESD环境中时，静电放电会产生高能量脉冲，通过脉冲传输到设备上，可能使内部元器件受损。 2.2 ESD保护电路的作用 为了避免静电放电对设备造成损害，需要使用有效的ESD保护措施。ESD保护电路可以在设备受到ESD事件时提供一条低阻抗路径，将大部分的能量引导到
一个完整产品的结构设计过程 1.ID造型; a.ID草绘............ b.ID外形图............ c.MD外形图............ 2.建模; a.资料核对............ b.绘制一个基本形状............ c.初步拆画零部件............ 1.ID造型; 一个完整产品的设计过程,是从ID造型开始的，收到客户的原始资料（可以是草图，也可以是文字说明），ID即开始外形的设计；ID绘制满足客户要求的外形图方案，交客户确认，逐步修改直至客户认同；也有的公司是ID绘制几种草案，由客户选定一种，ID再在此草案基础上绘制外形图；外形图的类型，可以是2D 的工程图，含必要的投影视图；也可以是JPG彩图；不管是哪一种，一般需注名整体尺寸，至于表面工艺的要求则根据实际情况，尽量完整；外形图确定以后，接下来的工作就是结构设计工程师（以下简称MD）的了； 顺便提一下，如果客户的创意比较完整，有的公司就不用ID直接用MD做外形图； 如果产品对内部结构有明确的要求，有的公司在ID绘制外形图同时MD就要参与进来协助外形的调整； MD开始启动，先是资料核对，ID给MD的资料可以是JPG彩图，MD将彩图导入PROE后描线；ID给MD的资料还可以是IGES线画图，MD将IGES线画图导入PROE后描线，这种方法精度较高;此外，如果是手机设计，还需要客户提供完整的电子方案，甚至实物； 2。建摸阶段， 以我的工作方法为例，MD根据ID提供的资料，先绘制一个基本形状（我习惯用BASE作为文件名）；BASE就象大楼的基石，所有的表面元件都要以BASE 的曲面作为参考依据； 所以MD做3D的BASE和ID做的有所不同，ID侧重造型，不必理会拔模角度，而MD不但要在BASE里做出拔模角度，还要清楚各个零件的装配关系，建议结构部的同事之间做一下小范围的沟通，交换一下意见，以免走弯路； 具体做法是先导入ID提供的文件，要尊重ID的设计意图，不能随意更改； 描线，PROE是参数化的设计工具，描线的目的在于方便测量和修改； 绘制曲面，曲面要和实体尽量一致，也是后续拆图的依据，可以的话尽量整合成封闭曲面局部不顺畅的曲面还可以用曲面造型来修补； BASE完成，请ID确认一下，这一步不要省略建摸阶段第二步，在BASE的基础上取面，拆画出各个零部件，拆分方式以ID的外形图为依据； 面/底壳，电池门只需做初步外形，里面掏完薄壳即可；
ESD保护电路概况及其电路设计
ESD 静电放电给你的电子产品带来致命的危害不仅降低了产品的可靠性，增加了维修成本而且不符合欧洲共同体规定的工业标准EN61000-4-2 就会影响产品在欧洲的销售，所以电子设备制造商通常会在电路设计的初期就考虑ESD 保护电路，本文将讨论ESD保护电路的几种方法。 1 ESD 的产生及危害 当两个物体碰撞或分离时就会产生静电放电ESD 即静态电荷从一个物体移动到另一个物体两个具有不同电势的物体之间产生静态电荷的移动，类似于一次很小的闪电过程放电量的大小和放电持续时间取决于物体的类型和周围的环境等多种因素，当ESD 具有足够高的能量时将造成半导体器件的损坏静电放电ESD 可能随时发生例如插拔电缆或人体接触器件的I/O 端口或者是一个带电的物体接触半导体器件半导体器件触地以及静电场和电磁干扰产生足够高的电压引起静电放电ESD。 ESD 基本上可以分为三种类型，一是各种机器引起的ESD，二是家具移动或设备移动引起的ESD ，三是人体接触或设备移动引起的ESD ，所有这三种ESD 对于半导体器件的生产和电子产品的生产都非常重要电子产品的使用过程最容易受到第三种ESD 的损坏，便携式电子产品尤其容易受到人体接触ESD 的损坏ESD 一般情况下会损坏与之相连的接口器件，另一种情况是遭受ESD冲击后的器件可能不会立即损坏而是性能下降导致产品过早出现故障。 当集成电路IC 经受ESD 时放电回路的电阻通常都很小，无法限制放电电流例如将带静电的电缆，插到电路接口上时放电回路的电阻几乎为零造成可高达几十安培的瞬间放电尖峰电流，流入相应的IC管脚瞬间大电流会严重损伤IC 局部发热的热量甚至会融化硅片管芯ESD，对IC 的损伤一般还包括内部金属连接被烧断钝化层被破坏晶体管单元被烧坏。 ESD 还会引起IC的死锁LATCHUP 这种效应和CMOS 器件内部的类似可控硅的结构单元被激活有关高电压可激活这些结构形成大电流通道一般是从VCC 到地串行接口器件的锁死电流可高达1 安培锁死电流会一直保持直到器件被断电不过到那时IC 通常早已因过热而烧毁了ESD冲击后可能存在两个不易被发现的问题一般用户和IEC测试机构使用传统的环路反馈方法和插入方法进行测试通常检测不出这两个问题。
EMC、EMI、ESD区别总结及评审要点 ESD、EMI、EMC 设计是电子工程师在设计中遇到常见难题，电磁兼容性（EMC）是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁干扰的能力。 因此，EMC包括两个方面的要求：一方面是指设备在正常运行过程中对所在环境产生的电磁干扰不能超过一定的限值；另一方面是指器具对所在环境中存在的电磁干扰具有一定程度的抗扰度，即电磁敏感性。所谓电磁干扰是指任何能使设备或系统性能降级的电磁现象。而所谓电磁干扰是指因电磁干扰而引起的设备或系统的性能下降。 EMC包括EMI(电磁干扰)及EMS(电磁耐受性)两部份，所谓EMI电磁干扰，乃为机器本身在执行应有功能的过程中所产生不利于其它系统的电磁噪声；而EMS乃指机器在执行应有功能的过程中不受周围电磁环境影响的能力。 在电子产品的设计中，为获得良好的EMC性能和成本比，对产品进行EMC设计是重要的；电子产品的EMC性能是设计赋予的。测试仅仅是将电子产品固有的EMC性能用某种定量的方法表征出来。对于EMC设计来讲：首先，应在研发前期考虑EMC设计 如果产品设计前期不考虑EMC问题，仅寄希望于测试阶段解决（表现为通过整改来解决设计成型产品的EMC问题，这样大量的人力和物力都投入在后期的测试/验证、整改阶段）。那么，即使产品整改成功，大多情况下还是会由于整改涉及电路原理、PCB设计、结构模具的变更，导致研发费用大大增加，周期大大延长。只有在前期产品设计过程中考虑与预测EMC 问题，把EMC变成一种可控的设计技术，并行和同步于产品功能设计的过程，才能一次性地把产品设计好。 其次，应该系统化的进行EMC设计 通过设计提高电子产品的EMC性能，绝对不是企业内EMC专家一个人所赋予的，因为EMC绝对不可能脱离产品硬件、结构等实物而存在。因此，要使设计的电子产品一次取得良好的EMC性能，就需要提高产品设计工程师的EMC经验与意识问题。
手机PCB LAYOUT 目标： A. 是为PCB设计者提供必需遵照规则和约定。 B. 提升PCB设计质量和设计效率。提升PCB·可生产性、可测试、可维护性 手机PCB设计最大特点： 集成度高，集成了ABB，DBB，JPEG和PMU 给Layout 带来： “217Hz”noise 问题；电源，数字和模拟部分相互干扰问题；更复杂EMI/EMC问题； 第一节：设计任务受理 A PCB设计申请步骤当硬件项目人员需要进行PCB设计时，须在《PCB设计投板申请表》中提出投板 申请，并经其项目经理和计划处同意后，步骤状态抵达指定PCB设计部门审批，此时硬件项目人员须准备好以下资料： ●经过评审，完全正确原理图，包含纸面文件和电子件； ●带有MRPII元件编码正式BOM； ●PCB结构图，应标明外形尺寸、安装孔大小及定位尺寸、接插件定位尺寸、严禁布线区等相关尺寸； ●对于新器件，即无MRPII编码器件，需要提供封装资料； ●以上资料经指定PCB设计部门审批合格并指定PCB设计者后方可开始PCB设计。 B. 了解设计要求并制订设计计划 ●仔细审读原理图，了解电路工作条件。如模拟电路工作频率，数字电路工作速度等和布线要求相关要 素。了解电路基础功效、在系统中作用等相关问题。 ●在和原理图设计者充足交流基础上，确定板上关键网络，如电源、时钟、高速总线等，了解其布线要 求。了解板上高速器件及其布线要求。 ●依据《硬件原理图设计规范》要求，对原理图进行规范性审查。 ●对于原理图中不符合硬件原理图设计规范地方，要明确指出，并主动帮助原理图设计者进行修改。●在和原理图设计者交流基础上制订出单板PCB设计计划，填写设计统计表，计划要包含设计过程中原 理图输入、布局完成、布线完成、信号完整性分析、光绘完成等关键检验点时间要求。设计计划应由PCB设计者和原理图设计者双方签字认可。 ●必需时，设计计划应取得上级主管同意。 第二节：设计过程 A. 创建网络表 ●网络表是原理图和PCB接口文件，PCB设计人员应依据所用原理图和PCB设计工具特征，选择正确
新一代手机设计中的EMI抗干扰和ESD保护问题 上网时间: 2006年08月07日 打印版推荐给同仁发送查询 最新的无线终端产品大多数都装备了高速数据接口、高分辨率LCD屏和相机模块，甚至有些手机还安装了通过DNB连接器接收电视节目的功能。除增加新的功能外，手机尺寸的挑战依然没有变化，手机还在向小巧、轻薄方向发展。众多功能汇聚在一个狭小空间内，导致手机设计中的ESD和EMI问题变得更加严重。这些问题必须在手机设计的最初阶段解决，并需要按照应用选择有效的解决办法。 ESD和EMI防护设计的新挑战 传统的ESD保护或EMI滤波功能是由分立或无源器件解决方案占主导地位，例如，防护ESD的变阻器或防护EMI的基于串联电阻和并联电容器的PI型滤波结构。手机质量标准的提高和新型IC的高EMI敏感度促使设计人员必须提高手机的抗干扰能力，因此某些方案的技术局限性已显露出来了。 简单比较变阻器和TVS二极管的钳位电压Vcl，就可以理解传统解决方案的局限性。变阻器的钳位电压Vcl(8/20ms@Ipp=10A测试)显示大约40V，比TVS二极管的Vcl测量值高60%。当必须实施IEC 61000-4-2标准时，要想实现整体系统的稳健性就不能怱视这种差别。除这个内在的电压差问题外，在手机使用寿命期内，随着老化现象的出现，无源器件解决方案还暴露出电气特性变化的问题。 因此，TVS二极管解决方案在ESD保护市场占据很大的份额，同时集成化的硅解决方案也是EMI滤波器不可或缺的组件。 是采用单线TVS还是ESD阵列保护？ 关于某些充分利用ESD保护二极管的布局建议，我们通常建议尽可能把ESD二极管放置距ESD干扰源最近的地方。最好放在I/O接口或键盘按键的侧边。因此，在选择正确的保护方法之前必须先区分应用形式。 以键盘应用为例，因为ESD源是一个含有多个触点的大区域，最好是设计类似于单线路TVS的保护组件，围绕电路板在每个按键后放置一个ESD二极管。如果采用阵列设计，保护功能将得到保证，但是这种设计将会受到潜在的ESD问题的影响，例如二条线路之间的辐射问题。在这种情况下，手机内部的ESD干扰控制并没有被全面优化。 全新的单线保护 正当单线保护器件被广泛用于抑制ESD放电时，一种在同一封装内集成两个并联二极管的两级钳位概念产生了。图1对传统的单线ESD保护与新型两级钳位二极管组件进行了对比。 与目前的单线ESD保护二极管相比，这种创新将ESD防护性能进一步提高了。如果实施ESD放电，当在该IC输入端上施加15kV空气放电时，两个钳位级确保输出端残留最少的放电电压。 与单ESD解决方案相比，当施加15kV放电电压时，并联两个二极管的方案将输出残余电压降低40%。此外，意法半导体(ST)开发的新封装SOD882还有助于节省PCB空间，因为即便内置两个二极管，每线仅占