总线接口芯片PCI9054及其在高速数据采集系统中的应用

本地数据 总线 。 输入信号 ， 外部 等待信 号 ，此信号有效时 ，表示总线上正在传输数据 。
鞘 八 信 号 ， 哭 友 甲 止 信 号 ，表 不 甲 Ｊ 举 ｝ ｒ 一次哭发数琚传葡。
Ｕ Ｓ Ｅ Ｒ ｏ Ｕ Ｓ Ｅ Ｒｉ
用户输 出信号 ，由 Ｐ Ｃ Ｉ ９ ０ ５ ４ 驱动 ，作为 Ｄ Ｓ Ｐ的外部 中断请 求。 用 户输入 信号 ，由外部 设备驱 动 ，Ｐ Ｃ Ｉ ９ ０ ５ ４ 可查询 到外部设备 发出的信号。
立起驱动程序 的框架 ， 该驱动程序具体完成Ｄ ＭＡ读和写两 项功能。 ＰＣ Ｉ ９ ０ ５ ４ 的本 地 总 线共 有 Ｍ ， Ｃ 、 Ｊ 三 种 工 作模 式 ， 可 通 过 模 式 选 主 要 是 利 用 Ｄ ｒ ｉ ｖ ｅ ｒ Ｗｏ ｒ ｋ ｓ ￣ 供 的Ｋｄ ｍａ Ａ ｄ ａ ｐ ｔ ｅ ｒ 和 ＫＤ ｍａ Ｔ ｒ ａ ｎ ｓ ｆ ｅ ｒ 类 择控制 引脚ＭＯ Ｄ Ｅ ［ １ ： ０ 行控制。 Ｍ模式可与Ｍｏ ｔ ｏ ｒ ｏ ｌ ａ ＭＰ Ｃ ８ ５ ０ 或 实 现 Ｄ ＭＡ 传输， Ｋ ｄ ｍａ Ａｄ ａ ｐ ｔ ｅ ｒ用 于 建 立 一 个 Ｄ ＭＡ适 配器 ， 它 说 明 ＭＰ Ｃ ８ ６ ０ 系列高性能微处理器进行无缝连接 ； Ｃ 模式可与Ｉ ｎ ｔ ｅ ｌ 系列 高 Ｄ ＭＡ通道 的特性 ， Ｋ Ｄｍａ Ｔ ｒ ａ ｎ ｓ ｆ ｅ ｒ 用于Ｄ ＭＡ传 输控 制 。
‘ ． 接 口设计
４ ． １传输 模 式
Ｄ ｉ ｆ ｖ ｅ ｒ Ｓ ｔ ｕ ｄ ｉ ｏ 下Ｄ ｒ ｉ ｖ ｅ ｒ Ｗｏ ｒ ｋ ｓ 的类 库封 装了针对驱动 程序的各 种通 用操作， 使用Ｄ ｒ ｉ ｖ ｅ ｒ Ｗｏ ｒ ｋ ｓ 下的Ｄ ｒ ｉ ｖ ｅ ｒ Ｗｉ ｚ ａ ｒ ｄ 向导 ， 即可一步步 的建

Ａ ｂ ｔ ａ ｔ Ｔ ｅ ｓ ｓｅ ｓｒ ｃ ｕ ｅ ａ ｄ ｍａ ｎ ｍｏ ｕ ｅ ｆｈ ｇ －ｐｅ ｄ ｄ ｔ ｒ ｃ ｓ ｉ ｇ ｃ ｒ ａ ｅ ｎ Ｐ ９ ５ ｒ ｎ・ ｓ ｒ ｃ ： ｈ ｙ ｔｍ ｔｕ ｔ ｒ ｎ ｉ ｄ ｌｓｏ ｉ ｈ－ ｅ ａａ ｐ ｏ ｅ ｓｎ ａ ｄ ｂ ｓ ｄ ｏ ＣＩ ０ ４ ａ ｅｉ ・ ｓ ｔｏ ｕ ｅ ｎ ｄ ｔ ｉ，ｈｅｈ ｒ ｗａ ｅ ａ ｄ ｓ ｆ ｒ ｍｐ ｅ ｎａ ｉｎ ｓ ｄ ｏ ＣＩ ０ ４ ｂ ｉ ｇ ｈ ｐ ａ ｄ ＥＰ １ ７ ｒ ｒ ｄ ｃ ｄ ｉ ｅａｌ ｔ ａ ｄ ｒ ｎ ｏ ｔ ｅ ｉ ｌ ｍｅ ｔｔｏ ｓｂａ ｅ ｎ Ｐ ９ ５ ｒｄ ｅｃ ｉ ｎ Ｍ ２ ０ ａ ｅ ｗａ ｉｔｏ ｕ ｅ ， ｎ ｈ ｅ ｔｒ ｓ ｌ ｆｄ ｔ ｒ ｃ ｓ ｉ ｇ ｃ ｒ ｓｄ ｓ ｕ ｓ ｄ． ｎ ｒ ｄ ｃ ｄ ａ ｄ ｔｅ ｔｓ ｅ ｕ ｔｏ ａ ａ ｐ ｏ ｅ ｓｎ ａ ｄ ｉ ｉｃ ｓ ｅ
针 对 彩 色 激 光 打 印 机 的数 据 处 理 ， 计 了一 种 基 于 设
Ｐ Ｉ０ ４和 Ｅ １ ７ Ｃ９ ５ ＭＰ ２ ０的高 速 数 据 处 理 卡 ， 现 了对 ３ 实
路 数据 的高 速数据 处理 和数模 转换 输 出。按 上述需 求 分 析 ， 虑到 Ｐ Ｉ 考 Ｃ 总线 的实 际传 输效 率和 系统可 靠性 ， 本设 计采 用 了具有 １ Ｂ深 度 的 ＦＦ ６Ｋ ＩＯ作 为 数据 存储 缓冲， 以解 决 Ｐ Ｉ 输速 率和输 出速 率 匹配 的问题 ， Ｃ传 同
Ｋｅ ｒ ｓ Ｐ ９ ５ ｈ ｇ ｓ ｅ ｄ ｄａａ ｐｒｃ ｓｉ ｇ ｃ ｒ ＥＰＭ１ ７ ｙ ｗｏ ｄ ： ＣＩ ０ ４； ｉｈ—ｐ ｅ ｔ ｏ ｅ ｓｎ ａ ｄ； ２０

5.4.1.1 PCI初始化存储器和IO解码寄存器序列和本地总线及地址定义了用于解码本地总线到PCI通道的本地总线各位含义（PCI初始化）。

存储器空间或者IO空间必须（a power of 2）而且范围寄存器的值必须与范围值相反。

另外，本地基地址必须与队列值复用。

5.4.1.2 PCI初始化FIFO为了PCI 初始化存储器与PCI总线相连，9054有32-Lword可写FIFO和16-Lword可读FIFO。

这些FIFO使能本地总线去操作独立的PCI总线，允许高优先级的突发传输于PCI和本地总线之间。

在PCI初始化过程中，本地处理器（主）谢数据到PCI（从）总线上。

从PCI（从）总线上读数据，在PCI初始化过程中FIFO的作用如图5-2，5-3。

5.4.1.3 PCI初始化存储器通道本地处理器可以读写PCI存储器。

9054改变本地的读写通道。

本地总线的地址空间从PCI初始化的本地基地址起到定义的范围止。

Remap（PCI基地址）定义了PCI的起始地址。

5.5 DMA传输PCI9054提供两个独立的DMA通道并且支持本地到PCI，PCI到本地总线的传输。

每个通道都有专用的DMA控制器和专用的双向FIFO，每个通道都支持块传输和分散/集中传输，带一个EOT#（传输结束）信号。

只有DMA通道0支持命令模式的DMA传输。

主模式必须在PCI9054成为PCI总线控制者之前使能主模式位（PCICR[2]）。

另外两个DMA通道能编程为：（1）.可以以8，16或32位本地总线宽度操作（2）.可插入0到15个等待周期（本地总线）（3）.是能/禁能等待周期（4）.限制本地总线突发为4个（BTERM#是能/禁能）（5）.将本地总线地址设定为常量（本地存储器位FIFO）或增量（6）.使PCI存储器可写（命令码=Fh）或者无效（命令码=7h）（7）.使用/不使用BLAST#终止本地传输（DMA快／慢终止）（8）.当DMA传输完成或者在分散/集中传输中终止计数达到时申请PCI中断（INTA#）或者本地中断（LINT#）（9）.在DMA清计数模式下工作（只有当计数器是在本地存储器上时）9054支持用寄存器的高32位（DMADAC0 和DMADAC1）操作PCI双地址。

Ｖ １ ｏ． ３Ｎｏ １ ．
Ｊｎ ｏ８ ａ．ｏ ２
中国科技论文在线 Ｓ Ｅ Ｃ Ｐ Ｅ ＬＮ ＣＩ Ｎ Ｅ ＡＰ Ｒ ＯＮ ＩＥ
第３ 第１ 卷 期
２０ 年 １ ０８ 月
基于 Ｐ Ｉ０ ４的 Ｐ Ｉ 口数据通信 系统 Ｃ９５ Ｃ 接
马 超 ，皮亦 鸣
６０５ ） １０ ４
（ 电子科技 大学电子工程 学院，成都
片， 采用先进的 Ｐ Ｘ数据管道结构技术， Ｌ 符合 Ｉ－ ２ ￣Ｔ ． Ｖ１
和 Ｖ ．规范 ； ２ ２ 提供了两个独立的可编程 Ｄ ＭＡ控制器 ；
第３ 第１ 卷 期
２０ ０ ８年 １月
中 国科 技 论 文 在 线
Ｓ Ｉ Ｎ Ｐ Ｐ Ｒ ＣＮＬＮＥ Ｃ Ｅ ＣＥ Ａ Ｅ Ｉ Ｉ
７ １
每个通道均支持块和分散 ／ 集中的
方式 ；在 Ｐ Ｉ Ｃ
以及 Ｐ Ｉ Ｃ 端和本地端工 作状态 ，包括 Ｐ Ｉ Ｃ 配置寄存 器组 、 ｏ ａ 配置 寄存器组 、 ｕ ｔ ｅ寄存器组、 ＭＡ Ｌ ｃｌ Ｒ ｎｉ ｍ Ｄ
摘 要：文章介绍 了 Ｐ Ｉ Ｃ 总线接 口 协议芯片 Ｐ Ｉ ５ Ｃ９ ４的性 能、特 点，分析了 ｗｎｏ ｓ ＷＤ 驱动程序 的特 ０ ｉ ｗ 的 ｄ Ｍ 点。为了实现一种数据量大 、 速度快 的数据通信系统， 在软硬件设计 中 用了速度快、效率高的带突发模式 的 采 Ｄ ＭＡ传输模 式，并在实际硬 件设 计中得到 了不错的效果 。
Ｐ Ｉ Ｐｒ ｈ ｒｌ ｏ ｏ ｅｔ ｎｅｃｎ ｅｔ 线 即 Ｃ （ｅ ｐ ｅ ｍｐ ｎｎ ｔ ｏ ｎｃ） ｉ ａＣ Ｉ ｒ 总
外 围部件互连总线 ， 是一 种先进的高性能 ３／４位地 ２６
址数据复用局部总 线 ，可 同时支持多组外围设备 ，

高速数据传输卡用PCI 9054总线控制器
谭博钊;陶然
【期刊名称】《电子产品世界》
【年(卷),期】2001(000)019
【摘要】介绍了一种基于PCI总线的数据传输卡的实现方案,应用PCI 9054总线控制器实现PCI总线接口,分析了PCI 9054的工作性能
【总页数】2页(P60,64)
【作者】谭博钊;陶然
【作者单位】北京理工大学电子工程系;北京理工大学电子工程系
【正文语种】中文
【中图分类】TP27
【相关文献】
1.基于PCI9054的LVDS高速数据通信卡设计 [J], 黄华;刘亚军
2.基于PCI9054的高速数据处理卡的设计 [J], 林若波;陈旭文
3.基于PCI-E总线高速数据传输卡的WDM驱动设计 [J], 景博利;孟李林;张亚运
4.基于NI PCI Express数字I/O卡的高速数据传输实现 [J], 王婧;王荣;周雪;易鸣
5.高速数据传输卡用PCI9054总线控制器 [J], 谭博钊; 陶然
因版权原因，仅展示原文概要，查看原文内容请购买。

第13卷,第3期 中国传媒大学学报自然科学版 Vol.13,No.3 2006年9月 JOURNAL OF C O M MUN I C ATI O N UN I V ERSI TY OF CH I N A S CI E NCE AND TECHNOLOGY Sept.2006基于PC I总线的高速数据采集板的设计熊伟信,杨隆鑫(中国传媒大学广播电视数字化工程中心,北京100024)摘　要:本文介绍了一种基于PC I总线的高速数据采集系统,该系统基于PC I总线技术,充分利用S DRAM的海量存储能力和FPG A的编程灵活性的特点,实现了数据的高速采集、S DRAM的海量存储和PC I的桥接传输三者的结合。

关键词:PC I;高速;FPG A;S DRAM;数据采集中图分类号:T N73　文献标识码:A　文章编号:1673-4793(2006)03-0077-05H i gh Speed Da t a Acqu isiti on Syste m Ba sed on PC I BusX I O NGW ei2xin,Y ANG Long2xin(ECDAV,Communicati on University of China,Beijing100024,China)Abstract:This paper intr oduces a high s peed data acquisiti on syste m based on PC I bus.It is based on the PC I bus;it takes the advantage of mass me mory of S DRAM and flexible p r ogra mm ing of FPG A.Achieve high s peed data acquisiti on,mass me mory of S DRAM and PC I bridge trans m issi on.Key words:PC I;high s peed;FPG A;S DRAM;data acquisiti on1　引言现代工业生产和科学研究对数据采集的要求日益提高,在瞬态信号测量、图像处理等一些高速、高精度的测量中,需要进行高速数据采集。

基于CPCI和光纤接口的数据采集卡设计与实现作者：李波张兴敢魏耀来源：《现代电子技术》2012年第05期摘要：设计了一套基于CPCI总线，PCI9054桥接芯片和可编程逻辑器件(FPGA)的高速数据采集卡。

FPGA作为本地主控芯片，根据工控机经PCI9054转发的采集命令，通过光纤接口实现与雷达接收机的通信。

采用高速RAM缓存数据，采集的接收机测试数据的分析结果可在工控机上显示，从而实现了对雷达接收机性能的快速测试。

该采集卡具有较强的通用性和可扩展性，详细介绍了高速数据采集卡的组成和工作原理、硬件设计。

关键词：光纤接口; CPCI总线; PCI9054; FPGA; 雷达接收机测试中图分类号：TN47-34文献标识码：A文章编号：1004-373X(2012)05-0095-04Design and implementation of data acquisition card based on CPCI bus and optical interfaceLI Bo, ZHANG Xing-(School of Electronic Science and Engineering， Nanjing University, Nanjing 210093, China)Abstract：To facilitate the testing of radar signal receiving system, a high-speed data acquisition card based on CPCI bus, PCI9054 bridge chip and programmable logic device (FPGA) was designed. Taking FPGA as a local master, and according to the acquisition command transmitted by the PCI9054 from computer, it can communicate with radar receiver through optical interface. SRAM is used to cache high-then the quick test of the radar receiver is implemented. The capture card has a strong versatility and scalability, the composition, working principle and hardware design of high-speed data acquisition card are described.Keywords： optical interface; CPCI bus; PCI9054; FPGA; radar receiver test收稿日期：2011-10-基金项目：2011年江苏省研究生创新计划项目(CXZZ11_0043)随着雷达技术的发展和雷达型号的增多，现代雷达接收机数据处理速度显著提高。

１ 系统设计
本 实 验 设 计 的 数 据 采 集 卡 的 实 验 对 象 ： Ｂｅｌｓｏｎ ２００Ａ Ｂ 型超声诊断仪。它是便携式电子凸阵扫描 Ｂ 超， 主频 ３．５ ＭＨｚ、２．５ ＭＨｚ～５ ＭＨｚ 变频、８０ 基元 Ｒ６０ 凸阵探头， 探头宽度： ３．８４ ｃｍ， 探测深度 ： ≥１７０ ｍｍ， 扫 描 范 围 ： １００ ｍｍ×２１０ ｍｍ， ２５６ 灰 阶 ， 分 辨 率 ： 横 向≤２ ｍｍ 纵向≤１ ｍｍ， 扫描线： ５１２ 线 ／ 帧， 帧率： ３０
系统设计包含硬件部分和软件部分， 其中硬件部 分是基于计算机 ＰＣＩ （ ｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔ ｉｎｔｅｒｃｏｎ－ ｎｅｃｔ） 局 部 总 线 设 计 的 ， 采 用 ＰＣＩ９０５４ 作 为 ＰＣＩ 局 部 总 线 和 ＦＩＦＯ 数 据 总 线 和 ＣＰＬＤ 控 制 总 线 的 桥 接 芯 片， 它符合 ＰＣＩ ｖ２．２ 规范的 ３２ 位 ３３ ＭＨｚ 总线主控 接口控制器。ＡＤＣ 采用 ＡＤ９２８３， ８ 位分辨率和最高 １００ Ｍ／ｓ 的转换速率， 用到了 ２ 片 ＦＩＦＯ 作为数据缓冲 器和 Ｌａｔｔｉｃｅ ＣＰＬＤ ｉｓｐＭＡＣＨＬＣ４１２８ Ｖ 用于各个芯片 之间的逻辑控制。软件系统用 Ｗｉｎｄｒｉｖｅｒ 开发驱动程 序和 ＶＣ 集成开发环境编写应用程序。 １．１ 硬件设计
图 ３ ＡＤＣ 采样和 ＦＩＦＯ 读写时序 Ｆｉｇ．３ ＡＤＣ ｓａｍｐｌｅ ａｎｄ ＦＩＦＯ ｒ ｅａｄ ／ｗｒ ｉｔｅ ｔｉｍｉｎｇ
图 ２ 数据采集卡硬件框图 Ｆｉｇ．２ Ｄａｔａ ａｃｑｕｉｓｉｔｉｏｎ ｃａｒ ｄ ｈａｒ ｄｗａｒ ｅ ｄｉａｇｒ ａｍ
图 ４ ＤＭＡ 块传输示意图 Ｆｉｇ．４ ＤＭＡ ｂｌｏｃｋ ｔｒ ａｎｓｆｅｒ

基于PCI9054总线控制器的数据接收和存储系统
王树志;周希德
【期刊名称】《电子设计应用》
【年(卷),期】2002(000)011
【摘要】本文介绍了基于PCI9054总线控制器的数据接收系统的构成及其应用,并给出了相关硬件接口电路和实现方案.
【总页数】3页(P16-17，28)
【作者】王树志;周希德
【作者单位】中国科学院空间中心;北方交通大学
【正文语种】中文
【相关文献】
1.高速率数据接收存储系统设计 [J], 徐洪信;申景诗;王凤阳
2.基于Windows NT的高速大容量数据接收与存储系统 [J], 石凌;孙政顺
3.卫星测试数据接收及存储系统的实现 [J], 杨猛; 吴超
4.卫星测试数据接收及存储系统的实现 [J], 杨猛; 吴超
5.高速数据传输卡用PCI9054总线控制器 [J], 谭博钊; 陶然
因版权原因，仅展示原文概要，查看原文内容请购买。

第30卷 第6期核电子学与探测技术Vo l.30 No.62010年 6月Nuclear Electronics &Detection T echno log yJune. 2010用于高速线阵CCD 的数据获取系统刘志艳1,陈香才1,江晓山2,章红宇2,向海生2,3,梁忠望2,胡 俊2,3(1.郑州大学,郑州450001;2.中国科学院高能物理研究所,北京100049;3.中国科学院研究生院,北京100049)摘要:介绍一种高速线阵CCD(Cha rge Coupled Device,光电耦合器件)的数据获取系统。

该系统采用了光纤传输,数据通过PCI 或U SB 接口送入计算机。

主要介绍了整个数据获取系统的搭建,P CI 接口端硬件、软件的设计和上位机数据获取程序的设计。

关键词:线阵CCD;光纤;PCI;L abVI EW ;数据获取中图分类号: T P 33 文献标识码: A 文章编号: 0258 0934(2010)06 0722 04收稿日期:2009 12 25作者简介:刘志艳(1984 ),女,河南新乡人,硕士研究生,主要研究方向为数据获取系统设计。

CCD 以其体积小、空间分辨率高、光敏单元的几何尺寸准确率高等优点及其高速发展的技术已经广泛应用在了众多的领域,如信号探测和数据获取方面[1]。

目前CCD 种类很多,包括线阵CCD 和面阵CCD 等。

通常情况下,面阵CCD 的读出像素远远超过线阵CCD,为了能及时读出数据,在同等要求下,选用线阵CCD 作为探测器件。

本文介绍了一个高速线阵CCD (IL C6 2048C)的数据获取系统,重点介绍了数据传输板的设计及上位机数据获取程序的设计。

1 系统介绍系统由高速线阵CCD 数据采集板、光纤以及PCI 光纤接收板组成。

CCD 数据采集板主要完成CCD 的控制及输出信号的处理与量化,采集得到的数据通过两种方式传输到计算机。

一种是通过U SB 直接送入计算机,另一种是通过光纤传输到基于PCI 总线接口的光纤接收板,并经PCI 总线传输到计算机中,系统框图如图1所示。

摘要：介绍了利用CPLD实现DSP芯片TMS320C6711b和PCI桥芯片PLX9054之间高速数据传输的系统设计方法，并给出了相应的系统设计原理图，同时对该系统的性能进行了分析。

关键词：PCI总线；TMS320C6711b；HPI(host port interface)；局部总线；PLX9054ＣＰＬＤ是一种复杂的用户可编程逻辑器件。

它以操作灵活，开发迅速，投资风险低，可多次编程擦写和在系统可编程（ＩｎＳｙｓｔｅｍｐｒｏｇｒａｍｍａｂｉｌｉｔｙ）等特点而成为一种可优化硬件电路设计且具竞争力的产品。

近年来，随着微电子集成工艺的不断发展，各种系列的ＣＰＬＤ可为简单ＰＡＬ综合设计到先进实时硬件现场升级等全部范围内的任务设计提供全套的解决方法。

本文将给出如何使用Ｘｉｌｉｎｘ公司的ＣＰＬＤ器件ＸＣ９５００ＬＶ实现ＰＬＸ９０５４的局部总线（ｌｏｃａｌｂｕｓ）和ＤＳＰ的ＨＰＩ口之间的实时通信方法。

采用这种设计可以以单字或ＤＭＡ方式完成主机与ＤＳＰ之间的高速数据传输，传输速率可达到１６Ｍｂ／ｓ。

该方法可广泛应用于实时图形、图像及动画处理等场合。

图1１设计需求１．１ｌｏｃａｌｂｕｓ接口要求ＰＬＸ９０５４是ＰＣＩ接口专用主从器件，包括通信、网络、磁盘控制、多媒体等高性能接口功能。

ＰＬＸ９０５４可以以多种方式实现从ｐｃｉｂｕｓ端到ｌｏｃａｌｂｕｓ端(局部总线)的数据转移, 如直接传输，ＤＭＡ控制传输等。

通过ｐｃｉｂｕｓ和ｌｏｃａｌｂｕｓ之间以六个可编程ＦＩＦＯ的不同连接可实现突发并发传输，同时也可通过串行ＥＥＰＲＯＭ或ＰＣＩ主控设备对ＰＬＸ９０５４内部的配置寄存器进行设置，其简化框图如图１所示。

图中，通过配置ＥＥＰＲＯＭ可设置ＰＬＸ９０５４作为ＰＣＩ总线的从设备工作在Ｃ模式下（数据、地址总线非复用），该模式下的ｌｏｃａｌｂｕｓ数据宽度为１６ｂｉｔ，同时，通过使能外部设备就绪信号ＲＥＡＤＹ还可以禁止无限爆发操作（屏蔽ＢＴＥＲＭｂｉｔ）。

基于PCI总线的高速数据采集系统吴忠杰;林君;谢宣松【期刊名称】《吉林大学学报（信息科学版）》【年(卷),期】2005(023)002【摘要】在开发虚拟测试系统过程中,为解决高速数据采集中大容量数据传输和存储问题,以PCI(Peripheral Component Interconnect)总线控制器PLX9054为核心,设计了一种基于PCI总线的高速数据采集系统.给出了数据采集系统的基本结构及单元组成,重点阐述了PCI总线接口软硬件设计方法及注意事项,详细探讨了基于DriverWorks的设备驱动程序开发思想以及基于动态链接库和虚拟仪器软件开发平台的应用软件设计方法.该卡实现了PCI总线主控高速DMA(Direct Memory Access)传输,结合自主研发的虚拟仪器软件开发平台LabScene应用于虚拟仪器本科实验教学中,亦可作为标准通用高速数据采集卡使用.【总页数】5页(P167-171)【作者】吴忠杰;林君;谢宣松【作者单位】吉林大学,智能仪器与测控技术研究所,长春,130026;吉林大学,智能仪器与测控技术研究所,长春,130026;吉林大学,智能仪器与测控技术研究所,长春,130026【正文语种】中文【中图分类】TP274.2【相关文献】1.基于PCI总线的高速数据采集系统设计 [J], 张旭;陈昆明;李蕊;郑华耀2.基于PCI总线流水式高速数据采集系统设计 [J], 米根锁;王瑞峰3.基于PCI总线的高速数据采集系统的设计与实现 [J], 李国辉;杨宏;刘立新4.基于PCI-E总线的高速光纤数据采集系统设计 [J], 王慧英;曹志锋5.基于PCIe总线的高速数据采集系统设计与实现 [J], 尤焜因版权原因，仅展示原文概要，查看原文内容请购买。

科学论坛
●Ｉ
基 于 Ｐ Ｉ 线的高速数据 采集 系统 Ｃ总
魏 萍
（ 兰州交 通大学 电子 与信 息工 程学 院）
［ 摘 要］ Ｐ Ｉ总线作 为接 口标准 ， 以 Ｃ 采用 Ｐ Ｉ０ ４接 口芯片， Ｃ ９５ 设计 并实现 了高速 数据 采集 系统 ， 该系 统能 连续 高速采 集模 拟信 号， 并将 模拟 信号转 换成数 字 量传 送 给计 算机 进行 处 理或 存储 。先 给 出采集 系 统 的结构 ， 然后 详 细讨 论 了各 个模 块 的实现 ， 最后 介 绍 了数据 传输 的 实现 。 ［ 键词 ］Ｃ 总线 高速 数据 采 集系统 关 ＰＩ 中图分 类号 ：Ｐ ９ Ｔ３９ 文献标 识码 ： Ａ 文章编 号 ：０ ９９ ３ （００ ２ ０ ９Ｏ １０ — １Ｘ ２ １） Ｏ０ ５ １
１ ９ ． — Ｏ ９５ １７ ．
图 １ 数据采 集 系统框 图 在输 入通道 中， 传感 器的输 出信 号是各 种各 样 的。当输 出信 号较弱 时， 必 须 进行 信号调 理和 其他 辅助 处理 ， 能满 足后面 电路 的需要 。在 实际 电路设 才 计 时，可用 许 多精 密 芯片 ， 运 算放 大器 、隔离 放 大器 、 采样 保 持放 大器 、 如 可编 程增益放 大器 以及 其它 电子 电路单 元组 成所需要 的的信 号调理 电路， 也可 以使用 集 成度 高 的 单片 信 号调 理 器 。 由于系 统常常 包含许 多不 同的测量 通道， 另外也会 提 出其 他要 求， 如体积 小 、重 量轻 、 便于 携 带 、随 系统 变 化 的转 接 能力 等 ， 时系 统 需 要一 系 列 这 信 号调理 器， 以满足 多种 功 能的 需求 。高集 成度 的单 片信 号调 理器 就是 按照 这种 要 求进 行设 计 的， 选用 这些 芯 片能 获得 高性 价 比 。 信 号调理 器能在 传感器 与其 它器件 作用 的系统 之间提 供一 个模拟 或数 字 接 口。在 模拟 接 口中， 号调 理器 主要用 来放 大小信 号， 信 必要 时 也可提 供消零 和 电气 隔离 ， 为无源 传感器 提供 激励 ， 按系统 要求 的形式 提供 适当 的模拟 输 并

基于PCI9054的数据采集卡
周育辉;蒋萍萍;吴兴林
【期刊名称】《电子测量技术》
【年(卷),期】2007(30)4
【摘要】为了解决数据采集系统中的大容量数据传输问题,本文介绍了一种基于PCI总线的数据采集卡的实现方案,详细分析了构成该系统数据采集卡的硬件结构以及主要功能模块,阐述了采集系统的工作原理。

并在此基础上引出了一种基于PCI9054专用芯片开发基于PCI总线的高速数据采集卡的软硬件实现方案,介绍了该采集卡的驱动程序的开发方法。

最后给出了实验测试数据。

实验数据表明,本地采集速率可达到160Mb/s,实时响应速度有了显著提高,能够满足系统要求。

【总页数】3页(P120-121)
【关键词】PCI总线;PCI;9054;PLXMON
【作者】周育辉;蒋萍萍;吴兴林
【作者单位】江西生物科技职业学院机电工程系
【正文语种】中文
【中图分类】TP274
【相关文献】
1.基于PCI9054的PCI接口数据通信系统 [J], 李垌楠;季彬彬
2.基于PCI9054的数据通信接口卡设计 [J], 张丹红;张孝勇;刘文
3.基于PCI9054的CameraLink图像采集卡设计 [J], 王雪松
4.基于PCI9054的数据采集卡的设计与实现 [J], 王松涛
5.基于PCI9054从模式的数据采集卡设计与应用 [J], 安冬冬;刘文怡;郅银周因版权原因，仅展示原文概要，查看原文内容请购买。

基于PCI总线的高速数据采集接口的设计与实现
韩雪峰;黄焱;杨涛
【期刊名称】《微计算机信息》
【年(卷),期】2005(000)022
【摘要】PCI总线接口控制器的设计是基于PCI总线的应用设计的关键所在.本文在介绍PCI9054接口控制器的基础上,给出了一种通用的高速数据采集接口的设计,并提出了一种新的包括PCI9054单周期读、写和DMA读操作的VHDL状态机设计.经测试证明,该接口的数据采集速率能稳定的达到200Mbit/s.
【总页数】3页(P71-73)
【作者】韩雪峰;黄焱;杨涛
【作者单位】450002,郑州解放军信息工程大学信息工程学院;450002,郑州解放军信息工程大学信息工程学院;450002,郑州解放军信息工程大学信息工程学院
【正文语种】中文
【中图分类】TP336
【相关文献】
1.基于PCI/CPCI接口的1553B总线模块设计与实现 [J], 杨春英
2.基于PCI软"核"的PCI总线接口设计与实现 [J], 李萍;夏斐斐
3.基于PCI总线的雷达视频高速数据采集接口设计 [J], 符联军
4.基于PCI总线的高速数据采集接口的设计与实现 [J], 韩雪峰;黄焱;杨涛
5.基于PCIe总线的高速数据采集系统设计与实现 [J], 尤焜
因版权原因，仅展示原文概要，查看原文内容请购买。

基于ＰＣＩ总线多通道数据采集系统的设计作者：李润秋贺占庄来源：《现代电子技术》2008年第01期摘要：基于PCI总线的高速数据采集系统是近年来数据采集及其传输技术的一个发展方向。

文中围绕PCI总线接口控制器PCI9054，给出系统硬件设计方案，并阐明各个模块的具体实现。

设计出的采集卡具有体积小、速度快、支持突发性大数据量传输和抗干扰性强等特点，主要应用在图像数据采集领域。

关键词：数据采集中图分类号：TP274 文献标识码：B文章编号：Design of a Multi-channel Data Acquisition System Based on PCI(No.771 InstituteofChinaAerospace TimesElectronics Corp.,Xi′an,710065,C hina)Abstract：In recent years，based on PCI bus high speed data collecting system is a developing direction of data gather and transmission technology.This paper encircle with PCI bus interface controller PCI9054,presents the hardware system design scheme,and respectively discusses the modules.The card which we designed have the characteristic of less capacity,high speed,back up the burst transmission of a great number of data,and have strong performance of anti jamming,the mostly application domain of this card is image manipulation.Keywords：data acquisition;PCI9054;CPLD;DSP1 引言基于PCI总线的多通道数据采集卡的工作流程是:计算机应用程序根据命令通过驱动程序启动模数转换，模拟信号通过信号调理后进入A/D芯片，模数转换后的数据存入FIFO(先进先出)存储器缓存，在数据存储器中存满一帧时，硬件向主机发中断，主机响应中断后通过PCI9054芯片用DMA方式读出存放在数据存储器中的采样数据，然后进行后续处理(如计算、存储)并将结果显示于屏幕。

9054简介：PCI9054的主要功能就是实现PCI总线和本地总线（一般为哈佛结构）之间的数据通信，一共有三种数据传输方式：主模式、从模式、DMA方式。

PCI9054芯片内部主要由两路数据FIFO通道、内部寄存器、EEPROM和控制电路构成。

两个通道分别为DMA0和DMA1，他们的功能基本相同，其中DMA0还可以传输命令指令。

PCI9054有三种工作模式：M,J,CM模式，直接为Motorola公司的MPC850和MPC860准备的非复用接口；C模式，地址，数据线不复用；J模式，地址数据线复用。

由于M模式使用范围比较小，J模式使用起来控制比较复杂，一般使用C模式。

PIN定义：所有模式AD[31:0]（Address and Data）地址和时钟复用，首先是一个地址段，后面跟着一个或多个数据段，支持突发模式的读写；C/BE[3:0]#（Bus Command and Byte Enables）总线命令和数据使能复用管脚，在AD为地址线的时候作为总线命令，在AD为数据线的时候作为数据使能；DEVSEL#（Device Select）有效的时候表示当前设备被选中，作为输入端口；FRAME#（Cyclone Frame）由主设备驱动，用来表示当前设备已经开始接入，总线开始传输数据。

有效：传输数据。

无效：完成最后一个数据的传输；GNT#（Grant）用来表示当前接入的设备已经被接受；IDSL（Initialization Device Select）在配置寄存器读写的时候用做片选信号；INTA#（Interrupt A）PCI中断请求；IRDY#（Initiator Ready）说明当前数据有效，可以并要完成传输；LOCK#（Lock）提示有自动操作，需要消耗若干个时钟来完成操作；PAR（Parity）作为AD和C/BE两部分总线的基偶校验，在传输地址的时候PAR要在地址传输完毕后一个时钟周期保持稳定。

对于数据段，PAR要在IRDY#或者TRDY#有效以后一个时钟周期保持稳定。