当前位置：文档之家 › 实用数字电子技术欧伟明著第7章_习题解答之欧阳光明创编

实用数字电子技术欧伟明著第7章_习题解答之欧阳光明创编

  • 格式：doc
  • 大小：164.01 KB
  • 文档页数：3

*欧阳光明*创编 2021.03.07
*欧阳光明*创编 2021.03.07
《实用数字电子技术》第7章习题答

案

欧阳光明（2021.03.07）
7.1 答:该存储器具有648bit的容量
7.2 答：
(1) 64K1bit的存储单元数=641024 = 65536，该存储系统需要16
根地址线，1根数据线。
(2)256K4bit的存储单元数=25610244 = 1048576，该存储系统
需要18根地址线，4根数据线。
(3)1M2bit的存储单元数=102410242 = 2097152，该存储系统需
要20根地址线，2根数据线。
(4) 128K8bit的存储单元数=12810248 = 1048576，该存储系统
需要17根地址线，8根数据线。

7.3 答：所需要的RAM芯片数=dDnN, 其中

x

表示大于等于的

最小整数。
7.4
(1) 连线如下图所示。
(2) 当R/W=1,且地址为0011001100时，系统中第0和1个芯片被
选中。
7.5 答：
(1) 该芯片有2544=1016存储单元。
*欧阳光明*创编 2021.03.07
*欧阳光明*创编 2021.03.07
(2) 该芯片每次访问4存储单元。

(3) 该芯片有8根地址线。
7.6
(1) 实现两个3bit二进制相乘的乘法器需要的ROM存储容量。
答：因为bitbit384626，则实现两个3bit二进制相乘的乘法器需要
的ROM存储容量=
384

bit。

(2) 将8bit二进制数转换成十进制数的转换电路（十进制数用BCD
码表示）
答：将8bit二进制数转换成十进制数的转换电路需要
30721228
bit.

7.7
(1) 答： 电路连线路如下图所示，A0, A1, A2, A3 作为余3码的输
入， D0, D1, D2, D3作为8421BCD码的输出，CE和OE接地，A
4
=0

时余3码转换为BCD码，A
4
=1时，BCD码转换为余3码。

（2）ROM的表内容如下:
ROM地址 值 ROM地址 值 ROM地址 值 ROM地址 值
00000 XXXX 01000 0101 10000 0011 11000 1011
00001 XXXX 01001 0110 10001 0100 11001 1100
00010 XXXX 01010 0111 10010 0101 11010 XXXX
00011 0000 01011 1000 10011 0110 11011 XXXX
00100 0001 01100 1001 10100 0111 11100 XXXX
00101 0010 01101 XXXX 10101 1000 11101 XXXX
00110 0011 01110 XXXX 10110 1001 11110 XXXX
00111 0100 01111 XXXX 10111 1010 11111 XXXX

注：XXXX表示任意内容.

7.8
将 芯片的地址输入A
0, A1, A2, A3
作为逻辑函数A, B, C，D的

输入，D
0，D1, D2, D3作为逻辑函数Y0, Y1, Y2, Y3
的输出，其电路

连线图如下:
*欧阳光明*创编 2021.03.07
*欧阳光明*创编 2021.03.07
EPROM内存中保存的值如下表
EPROM地址 值 EPROM地址 值
0000 0100 1000 0000
0001 0010 1001 0110
0010 0011 1010 0011
0011 0100 1011 1000
0100 0001 1100 0101
0101 0010 1101 1010
0110 0111 1110 1011
0111 1001 1111 1101

7.9

答：当ROM中的内容如表7.5所示时，其输出端电压波形图为：
阶梯状的三角波。
7.10
采用一个 bit EPROM芯片, A
0, A1, A2, A3作为A0, A1, B0
,

B1的输入，D0，D1, D2作为L1, L2, L3的输出，电路连线图如下:
EPROM内存中保存的值如下表所示。
EPROM地址
(A3, A2, A1, A0)
值 EPROM地址 值

0000 010 1000 001
0001 100 1001 001
0010 100 1010 010
0011 100 1011 100
0100 001 1100 001
0101 010 1101 001
0110 100 1110 001
0111 100 1111 010

合集下载

数字逻辑(第二版) 华中科技大学出版社(欧阳星明)版数字逻辑答案第七章

数字逻辑(第二版) 华中科技大学出版社(欧阳星明)版数字逻辑答案第七章

习 题 七1. 用4位二进制并行加法器设计一个实现8421码对9求补的逻辑电路。

解答设8421码为B 8B 4B 2B 1 ，其对9的补数为C 8C 4C 2C 1 ,关系如下：相应逻辑电路图如图1所示。

图 12. 用两个4位二进制并行加法器实现2位十进制数8421码到二进制码解答设两位十进制数的8421码为D 80D 40D 20D 10D 8D 4D 2D 1 ，相应二进制数为B 6B 5B 4B 3B 2B 1B 0，则应有B 6B 5B 4B 3B 2B 1B 0 = D 80D 40D 20D 10×1010＋D 8D 4D 2D 1，运算如下：× D 80 1D 40 0 D 20 1 D 10 0 ＋ D 80 D 40 D 80 D 20D 40 D 10 D 8D 20D 4 D 10D 2 D 1B 6B 5B 4 B 3B 2B 1B 0据此，可得到实现预定功能的逻辑电路如图2所示。

图 23. 用4位二进制并行加法器设计一个用8421码表示的1位十进制加法解答分析：由于十进制数采用8421码，因此，二进制并行加法器输入被加数和加数的取值范围为0000～1001（0～9），输出端输出的和是一个二进制数，数的范围为0000～10011(0～19,19=9+9+最低位的进位)。

因为题目要求运算的结果也是D 8 D 10D 2D 10 D 18421码，因此需要将二进制并行加法器输出的二进制数修正为8421码。

设输出的二进制数为FC 4 F 4 F 3 F 2 F 1，修正后的结果为'1'2'3'4'4F F F F FC ，可列出修正函数真值表如表1所示。

根据表1写出控制函数表达式，经简化后可得：据此，可画出逻辑电路图如图3所示。

图34. 用一片3-8线译码器和必要的逻辑门实现下列逻辑函数表达式。

解答假定采用T4138和与非门实现给定函数功能，可将逻辑表达式变换如下：逻辑电路图如图4所示。

《数字电子技术(第二版)习题册》答案

《数字电子技术(第二版)习题册》答案

数字电子技术（第二版）》习题册部分参考答案课题一认识数字电路任务一认识数制与数制转换一、填空题1．时间数值1 02．1 8 153．1 128 2554．75．96．16二、选择题1．C 2．B 3.C 4.B 5.C 6.A 7.D三、判断题1．V2. V3. X4.X5.V6.X7.V 8.V 9.X四、问答题1．答：数字电路中的信号为高电平或低电平两种状态，它正好与二进制的 1 和0 相对应，因此，采用二进制更加方便和实用。

2．答：十六进制具有数据读写方便，与二进制相互转换简单，较直观地表示位状态等优点。

五、计算题1. (1）7 （2）15 （3）31 （4）2132. (1）[1010]2 （2）[1 0000]23）[100 0000 0000]2 （4）[100 0000 0110]23. (1）[27]8 （2）[35]83）[650]8 （4）[3153]84. (1）[010 111]2 （2）[001 101 110]23）[010 000 000]2 （4）[001 110 101 101]25. (1）0FH （2）1FH3）36H （4）0AE63H6. (1）0001 0110 B （2）0010 1010 1110 B3）1011 1000 1111 1100B （4）0011 1111 1101 0101B 任务二学习二进制数算术运算一、填空题1.加减乘除2. 0+0=0 0+1=1 1+0=1 1+1=103.0－0=0 1－0=1 1－1=0 10－1=14.0X0=0 0X1=0 1X0=0 1X1=15.1 06.最高正负原码7．字节 8．半字节 9．字二、选择题1．C 2．B 3．C 4．B 5．B 6.B 7.C三、判断题1. V2. X3.x4. V四、问答题1．答：将二进制数 001 1移位至 0110，是向左移动一位，应做乘2运算。

2．答：将二进制数 1010 0000 移位至 0001 0100，是向右移动三位，应做除以 8运算。

电子技术——几种常用的时序逻辑电路习题及答案

电子技术——几种常用的时序逻辑电路习题及答案

第七章 几种常用的时序逻辑电路一、填空题1.（9-1易）与组合逻辑电路不同，时序逻辑电路的特点是：任何时刻的输出信号不仅与____________有关，还与____________有关，是______（a.有记忆性b.无记忆性）逻辑电路。

2.（9-1易）触发器是数字电路中______（a.有记忆b.非记忆）的基本逻辑单元。

3.（9-1易）在外加输入信号作用下，触发器可从一种稳定状态转换为另一种稳定状态，信号终止，稳态_________（a.不能保持下去 b. 仍能保持下去）。

4.（9-1中）JK 触发器是________（a.CP 为1有效b.CP 边沿有效）。

5.（9-1易）1n n n Q JQ KQ +=+是_______触发器的特性方程。

6.（9-1中）1n n Q S RQ +=+是________触发器的特性方程，其约束条件为___________。

7.（9-1易）1n n n Q TQ TQ +=+是_____触发器的特征方程。

8. （9-1中）在T 触发器中，若使T=____，则每输入一个CP ，触发器状态就翻转一次，这种具有翻转功能的触发器称为'T 触发器，它的特征方程是________________。

9.（9-1难）我们可以用JK 触发器转换成其他逻辑功能触发器，令 __________________，即转换成T 触发器；令_______________， 即转换为'T 触发器；令________________，即转换成D 触发器。

10.（9-1难）我们可以用D 触发器转换成其他逻辑功能触发器，令 __________________，即转换成T 触发器；令_______________， 即转换为'T 触发器。

11.（9-2易）寄存器存放数据的方式有____________和___________；取出数据的方式有____________和___________。

最新《电工电子技术》习题-第7章

最新《电工电子技术》习题-第7章

《电工电子技术》习题-第7章------------------------------------------作者xxxx------------------------------------------日期xxxx第７章基本放大电路【基本要求】理解晶体三极管的基本构造和工作原理;理解晶体三极管的放大、饱和、截止三种工作状态以及电流放大作用;理解共射极单管放大电路的基本结构和工作原理;掌握几种基本放大电路的分析计算以及多级放大电路的分析计算。

【重点】晶体三极管的放大、饱和、截止三种工作状态以及电流放大作用；共射极单管放大电路的基本结构和工作原理；几种基本放大电路的分析计算：静态工作点的估算和动态指标的近似计算；多级放大电路的分析计算。

【难点】晶体三极管的三种工作状态以及电流放大作用;几种基本放大电路的近似计算；多级放大电路的近似计算。

7。

1基本理论7。

1。

1 晶体三极管1. 要使三极管起放大作用,发射结必须正向偏置,集电结必须反向偏置,这是放大的外部条件。

因此,采用NPN型或PＮP型三极管联接放大电路时,一定要注意集电极电源EＣ和基极E B极性的正确联接。

2 / 40另外,要使三极管起放大作用,基区必须做得很薄,基区的掺杂浓度必须远小于发射区的掺杂浓度，这是放大的内部条件。

对于NPN型三极管来说，这样才可以大大减少自由电子与空穴在基区复合的机会,使从发射区扩散过来的电子绝大部分到达集电区。

2。

三极管的输入特性I B=f(U BE)|U CE=常数与二极管的伏安特性相似，也有死区电压．三极管的输出特性I C=f(U CE)|I B=常数是一族曲线，可分为放大区、截止区和饱和区。

在输出特性曲线上近于水平的部分是放大区。

放大区具有恒流特性,且I C=β̄I B,β̄近似为常数。

此时发射结处于正偏,集电结处于反偏。

I B＝0的曲线以下的区域是截止区，I C近似为零,发射结和集电结均处于反偏。

当ＵＣE<ＵBE时,集电结处于正偏,三极管工作于饱和状态，UＣE≈0。