当前位置：文档之家 › 实用数字电子技术 欧伟明著第7章_习题解答

实用数字电子技术 欧伟明著第7章_习题解答

  • 格式：doc
  • 大小：1.39 MB
  • 文档页数：5

《实用数字电子技术》第7章 习题答案
7、1 答:该存储器具有648bit 的容量
7、2 答:
(1) 64K 1bit 的存储单元数=641024 = 65536,该存储系统需要16根地址线,1根数据线。

(2)256K 4bit 的存储单元数=2561024 4 = 1048576,该存储系统需要18根地址线,4根数据线。

(3)1M 2bit 的存储单元数=10241024 2 = 2097152,该存储系统需要20根地址线,2根数据线。

(4) 128K 8bit 的存储单元数=12810248 = 1048576,该存储系统需要17根地址线,8根数据线。

7、3 答:所需要的RAM 芯片数=⎥⎥
⎤⎢⎢⎡⨯⎥⎥
⎤⎢⎢⎡d D n N , 其中⎡⎤x 表示大于等于的最小整数。

7、4
(1) 连线如下图所示。

(2) 当R/W=1,且地址为0011001100时,系统中第0与1个芯片被选中。

7、5 答:
(1) 该芯片有2544=1016存储单元。

(2) 该芯片每次访问4存储单元。

(3) 该芯片有8根地址线。

7、6
(1) 实现两个3bit 二进制相乘的乘法器需要的ROM 存储容量。

答:因为bit bit 384626
=⨯,则实现两个3bit 二进制相乘的乘法器需要的ROM 存储容量=384 bit 。

(2) 将8bit 二进制数转换成十进制数的转换电路(十进制数用BCD 码表示) 答:将8bit 二进制数转换成十进制数的转换电路需要30721228
=⨯bit 、
7、7
(1) 答: 电路连线路如下图所示,A0, A1, A2, A3作为余3码的输入, D0, D1, D2, D3作为8421BCD 码的输出, CE与OE接地,A4 =0时余3码转换为BCD码,A4 =1时,BCD码转换为余3码。

注:XXXX表示任意内容、
7、8
将芯片的地址输入A0, A1, A2, A3作为逻辑函数A, B, C,D的输入,D0,D1, D2, D3作为逻辑函数Y0, Y1, Y2, Y3的输出,其电路连线图如下:
EPROM
7、9
答:当ROM中的内容如表7、5所示时,其输出端电压波形图为:阶梯状的三角波。

7、10
采用一个 bit EPROM 芯片, A 0, A 1, A 2, A 3作为A 0, A 1, B 0, B 1的输入,D 0,D 1, D 2作为L 1, L 2, L 3的输出,电路连线图如下:
D
2
D
1
D 0
A 3 A 2
A 1 A 0CE OE
EPROM 16x3 bit
EPROM EPROM 地址 (A 3, A 2, A 1, A 0)
值 EPROM 地址
值 001 001 010
100。

合集下载

《数字电子技术》部分习题解答

《数字电子技术》部分习题解答

《数字电子技术》部分习题解答第1 章数字逻辑基础1.3 将下列十进制数转换成等值的二进制数、八进制数、十六进制数。

要求二进制数保留小数点后4位有效数字。

（1）（19）D ；（2）（37.656）D ；（3）（0.3569）D解：（19）D＝（10011）B＝（23）O＝（13）H（37.656）D＝（100101.1010）B＝（45.5176）O＝（25.A7E）H（0.3569）D＝（0.01011）B＝（0.266）O＝（0.5B）H1.4 将下列八进制数转换成等值的二进制数。

（1）（137）O ；（2）（36.452）O ；（3）（0.1436）O解：（137）O＝（1 011 111）B（36.452）O＝（11110. 10010101）B（0.1436）O＝（0.001 100 011 11）B1.5 将下列十六进制数转换成等值的二进制数。

（1）（1E7.2C）H ；（2）（36A.45D）H ；（3）（0.B4F6）H解：（1E7.2C）H＝（1 1110 0111.0010 11）B（36A.45D）H＝（11 0110 1010. 0100 0101 1101）B（0.B4F6）H＝（0.1011 0100 1111 011）B1.6 求下列BCD码代表的十进制数。

（1）（1000011000110101.10010111）8421BCD ；（2）（1011011011000101.10010111）余3 BCD ；（3）（1110110101000011.11011011）2421BCD；（4）（1010101110001011.10010011）5421BCD ；解：（1000 0110 0011 0101.1001 0111）8421BCD＝（8635.97）D（1011 0110 1100 0101.1001 0111）余3 BCD ＝（839.24）D（1110 1101 0100 0011.1101 1011）2421BCD＝（8743.75）D（1010 1011 1000 1011.1001 0011）5421BCD＝（7858.63）D1.7 试完成下列代码转换。

精品课件-数字电子技术-第7章

精品课件-数字电子技术-第7章


(D3 23 +D2
22
+D121+D0 20 )
（7.1.2）
第7章 数/模(D/A)与模/数(A/D)转换器
对于n位输入的权电阻网络D/A转换器， 当负反馈电阻取 为R/2时， 输出电压为
vO
=
VREF 2n
(Dn1 2n1 +Dn2 2n2 + …
+D121+D0 20 )
=
VREF 2n
第7章 数/模(D/A)与模/数(A/D)转换器
第７章 数/模(D/A)与模/数(A/D)转换器
7.1 D/A转换器 7.2 A/D转换器 7.3 集成D/A转换器Multisim 10仿真实验 实验与实训 本章小结 习题
第7章 数/模(D/A)与模/数(A/D)转换器
7.1 D/A 7.1.1 权电阻网络D/A
第7章 数/模(D/A)与模/数(A/D)转换器
由图7.1.2所示电路还可以看出， 由于工作在线性反相 输入状态的运算放大电器的反相输入端相当于接地（虚地）， 所以无论模拟开关Si合于何种位置， 与Si相连的倒T型2R电阻 支路从效果上看总是接“地”的， 即流经每条倒T型2R电阻 支路的电流与模拟开关Si的状态无关； 从R—2R倒T型电阻网 络的A、 D、 C、 D每个节点向左看， 每个二端网络的等效 电阻均为R， 故从基准电压UREF输出的电流恒为I=UREF/R， 而流经倒T型2R电阻支路的电流从高位到低位按2的负整数幂 递减， 从右到左分别为I3=I/2， I2=I/4， I1=I/8 ， I0=I/16。
第7章 数/模(D/A)与模/数(A/D)转换器
由图7.1.2所示电路， 有
iΣ =I3 +I2 +I1+I0
数字电子技术基础习题册答案7-11

数字电子技术基础习题册答案7-11

第7章 时序逻辑电路【7-1】已知时序逻辑电路如图7.1所示，假设触发器的初始状态均为0。

(1 )写出电路的状态方程和输出方程。

(2) 分别列出X =0和X =1两种情况下的状态转换表，说明其逻辑功能。

(3) 画出X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形。

1J 1KC11J 1KC1Q 1Q 2CPXZ1图7.1解：1．电路的状态方程和输出方程n 1n2n 11n 1Q Q Q X Q +=+ n 2n 11n 2Q Q Q ⊕=+ CP Q Q Z 21=2．分别列出X =0和X =1两种情况下的状态转换表，见题表7.1所示。

逻辑功能为 当X =0时，为2位二进制减法计数器；当X =1时，为3进制减法计数器。

3．X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形如图7.1(b)所示。

题表7.1Q Q Z图7.1(b)【7-2】电路如图7.2所示，假设初始状态Q a Q b Q c =000。

(1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。

(2) 试分析该电路构成的是几进制的计数器。

Q c图7.2解：1．写出驱动方程1a a ==K J ncn a b b Q Q K J ⋅== n b n a c Q Q J = n a c Q K = 2．写出状态方程n a 1n a Q Q =+ n a n a n a n a n c n a 1n b Q Q Q Q Q Q Q +=+ nc n a n c n b n a 1n b Q Q Q Q Q Q +=+3．列出状态转换表见题表7.2，状态转换图如图7.2(b)所示。

图7.2(b)表7.2状态转换表CP na nbc Q Q Q 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 16 0 0 0n4．由FF a 、FF b 和FF c 构成的是六进制的计数器。

精品课件-数字电子技术-第7章

精品课件-数字电子技术-第7章


第7章 集成逻辑门电路简介
7.4 已知电路和输入信号的波形如图7.12所示，信号 的重复频率为1 MHz，每个门的平均延迟时间tpd=20 ns，试 画出：（1） 不考虑tpd影响时的波形；（2） 考虑tpd影响
第7章 集成逻辑门电路简介
图7.12 题7.4图
第7章 集成逻辑门电路简介
7.5 电路如图7.13所示。（1） 分别写出Y1、Y2、Y3、 Y4的逻辑函数表达式；（2） 若已知A、B、C的波形，试分别 画出Y1、Y2、Y3、Y4
(4) DE段。当UI≥1.4 V时，V2、V5饱和，V4截止，输 出为低电平, 与非门处于饱和状态, 所以把DE段称为饱和
第7章 集成逻辑门电路简介
4. （1） 输出高电平UOH和输出低电平UOL。电压传输特性 曲线截止区的输出电压为UOH，饱和区的输出电压为UOL。 一般产品规定UOH≥2.4 V，UOL＜0.4 V （2） 阈值电压Uth。电压传输特性曲线转折区中点所 对应的输入电压为Uth，也称门槛电压。一般TTL与非门的 Uth≈1.4 V
Y=Y1·Y2
第7章 集成逻辑门电路简介
图7.4 实现“线与”功能的电路
第7章 集成逻辑门电路简介
但是普通TTL逻辑门的输出端是不允许直接相连的，如 图7.5所示电路：设门1的输出为高电平（Y1=1）， 门2的输 出为低电平（Y2=0），此时门1的V4管和门2的V5管均饱和导通， 这样在电源UCC的作用下将产生很大的电流流过V4、V5管使V4、 V5
第7章 集成逻辑门电路简介
（3） 关门电平UOFF和开门电平UON。保证输出电平为 额定高电平（2.7 V左右）时，允许输入低电平的最大值， 称为关门电平UOFF。通常UOFF≈1 V ， 一般产品要求 UOFF≥0.8 V。 保证输出电平达到额定低电平（0.3 V）时， 允许输入高电平的最小值，称为开门电平UON。通常 UON≈1.4 V，一般产品要求UON≤1.8 V