下载文档原格式
湖南文理学院课程设计报告课程名称：通信系统课程设计院部：电气与信息工程学院专业班级：学生姓名：指导教师：完成时间： 2011 年 12 月 29日报告成绩：目录目录 (2)摘要 (3)Abstract (4)一、引言 (5)1.1设计任务及基本要求 (5)1.2设计目的 (6)1.3 设计所用仪器设备.................................................................................. 错误！未定义书签。
二、基本概念 (6)2.1 卷积码的编码原理 (6)2.2 卷积码编码描述 (6)2.3 卷积码译码描述 (6)三、卷积码的编译码原理 (6)3.1卷积码的图形描述 (6)3.1.1 树状图 (8)3.1.2 网格图 (8)3.1.3 状态图 (9)3.2 卷积积码的编码算法 (9)3.3卷积码的Viterbi译码 (10)四、卷积码的仿真及性能分析 (12)4.1 SIMULINK仿真模块 (12)4.2 卷积码的参数对误码率的影响 (13)4.2.1 码率对误码性能的影响 (13)4.2.2 约束长度对误码性能的影响 (15)4.2.3 回溯长度对卷积码性能的影响 (16)4.3 仿真分析 (17)总结 (18)参考文献： (19)摘要卷积码是深度空间通信系统和无线通信系统中常用的一种差错控制编码。
在编码过程中,卷积码充分利用了各码字间的相关性。
在与分组码同样的码率和设备复杂性的条件下,无论从理论上还是从实践上都证明,卷积码的性能都比分组码具有优势。
而且卷积码在实现最佳译码方面也较分组码容易。
因此卷积码广泛应用于卫星通信，CDMA数字移动通信等通信系统，是很有前途的一种编码方式。
对其进行研究有很大的现实意义。
为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA 特点，路径存储于译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。
本科生毕业论文（设计）题目：MATLAB实现卷积码编译码专业代码：作者姓名：学号：单位：指导教师：年月日目录前言----------------------------------------------------- 1 1. 纠错码基本理论---------------------------------------- 21.1纠错码基本理论 ----------------------------------------------- 21.1.1纠错码概念 ------------------------------------------------- 21.1.2基本原理和性能参数 ----------------------------------------- 21.2几种常用的纠错码 --------------------------------------------- 62. 卷积码的基本理论-------------------------------------- 82.1卷积码介绍 --------------------------------------------------- 82.1.1卷积码的差错控制原理----------------------------------- 82.2卷积码编码原理 ---------------------------------------------- 102.2.1卷积码解析表示法-------------------------------------- 102.2.2卷积码图形表示法-------------------------------------- 112.3卷积码译码原理---------------------------------------------- 152.3.1卷积码三种译码方式------------------------------------ 152.3.2V ITERBI译码原理---------------------------------------- 163. 卷积码编译码及MATLAB仿真---------------------------- 183.1M ATLAB概述-------------------------------------------------- 183.1.1M ATLAB的特点------------------------------------------ 193.1.2M ATLAB工具箱和内容------------------------------------ 193.2卷积码编码及仿真 -------------------------------------------- 203.2.1编码程序 ---------------------------------------------- 203.3信道传输过程仿真-------------------------------------------- 213.4维特比译码程序及仿真 ---------------------------------------- 223.4.1维特比译码算法解析------------------------------------ 233.4.2V ITERBI译码程序--------------------------------------- 253.4.3 VITERBI译码MATLAB仿真----------------------------------- 283.4.4信噪比对卷积码译码性能的影响 -------------------------- 283.4.5码率对卷积码译码性能的影响 ---------------------------- 303.4.6约束长度对卷积码误码性能的影响------------------------ 313.4.7回溯长度对卷积码误码性能的影响 ------------------------ 323.4.8判决方式对卷积码误码性能的影响------------------------ 324. 结论及展望------------------------------------------ 344.1结论-------------------------------------------------------- 344.2展望 -------------------------------------------------------- 355. 结束语----------------------------------------------- 36参考文献------------------------------------------------ 37致谢---------------------------------------------------- 38附录---------------------------------------------------- 39摘要在数字通信系统中，通常采用差错控制编码来提高系统的可靠性。
No.15 (2,1,3)卷积码的编码及译码摘要：本报告对于（2,1,3）卷积码原理部分的论述主要参照啜刚教材和课件，编程仿真部分绝对原创，所有的程序都是在Codeblocks 8.02环境下用C语言编写的，编译运行都正常。
完成了卷积码的编码程序，译码程序，因为对于短于3组的卷积码，即2 bit或4 bit纠错是没有意义的，所以对正确的短序列直接译码，对长序列纠错后译码，都能得到正确的译码结果。
含仿真结果和程序源代码。
如果您不使用Codeblocks运行程序，则可能不支持中文输出显示，但是所有的数码输出都是正确的。
一、 卷积码编码原理卷积码编码器对输入的数据流每次1bit 或k bit 进行编码，输出n bit 编码符号。
但是输出的分支码字的每个码元不仅于此时可输入的k 个嘻嘻有关，业余前m 个连续式可输入的信息有关，因此编码器应包含m 级寄存器以记录这些信息。
通常卷积码表示为 (n,k,m). 编码率 k r n=当k=1时，卷积码编码器的结构包括一个由m 个串接的寄存器构成的移位寄存器（成为m 级移位寄存器、n 个连接到指定寄存器的模二加法器以及把模二加法器的输出转化为穿行的转换开关。
本报告所讲的（2,1,3）卷积码是最简单的卷积码。
就是2n =，1k =，3m =的卷积码。
每次输入1 bit 输入信息，经过3级移位寄存器，2个连接到指定寄存器的模二加法器，并把加法器输出转化为串行输出。
编码器如题所示。
二、卷积码编码器程序仿真 C 语言编写的仿真程序。
为了简单起见，这里仅仅提供数组长度30 bit 的仿真程序，当然如果需要可以修改数组大小。
为了更精练的实现算法，程序输入模块没有提供非法字符处理过程，如果需要也可以增加相应的功能。
进入程序后，先提示输入数据的长度，请用户输入int （整型数）程序默认用户输入的数据小于30，然后提示输入01数码，读入数码存储与input 数组中，然后运算输出卷积码。
实验二卷积码编码及译码实验一、实验目的通过本实验掌握卷积编码的特性、产生原理及方法，卷积码的译码方法，尤其是维特比译码的原理、过程、特性及其实现方法。
二、实验内容1、观察NRZ基带信号及其卷积编码信号。
2、观察帧同步信号的生成及巴克码的特性。
3、观察卷积编码信号打孔及码速率匹配方法。
4、观察接收端帧同步过程及帧同步信号。
5、观察译码结果并深入理解维特比译码的过程。
6、观察随机差错及突发差错对卷积译码的影响。
三、基本原理1、卷积码编码卷积码是一种纠错编码，它将输入的k个信息比特编成n个比特输出，特别适合以串行形式进行传输，时延小。
卷积码编码器的形式如图17-1所示，它包括：一个由N段组成的输入移位寄存器，每段有k段，共Nk个寄存器；一组n个模2和相加器；一个由n级组成的输出移位寄存器,对应于每段k个比特的输入序列,输出n个比特。
图17-1 卷积编码器的一般形式由图17-1可以看到，n个输出比特不仅与当前的k个输入信息有关,还与前（N-1）k 个信息有关。
通常将N称为约束长度（有的书中也把约束长度定为nN或N-1）。
常把卷积码记为：（n 、k 、N ），当k =1时，N -1就是寄存器的个数。
编码效率定义为：/c R k n =(17-1)卷积码的表示方法有图解表示法和解析表示法两种：解析法，它可以用数学公式直接表达，包括离散卷积法、生成矩阵法、码生成多项式法；图解表示法，包括树状图、网络图和状态图（最的图形表达形式）三种。
一般情况下，解析表示法比较适合于描述编码过程，而图形法比较适合于描述译码。
（1）图解表示法 （2）解析法下面以（2，1，3）卷积编码器为例详细讲述卷积码的产生原理和表示方法。
（2，1，3）卷积码的约束长度为3，编码速率为1/2，编码器的结构如图17-2所示。
jj图17-2 （2,1,3）卷积编码器这里我们主要介绍码多项式法。
我们可以用多项式来表示输入序列、输出序列、编码器中移位寄存器与模2和的连接关系。
实验四 卷积码的编解码一、实验目的1、掌握卷积码的编解码原理。
2、掌握卷积码的软件仿真方法。
3、掌握卷积码的硬件仿真方法。
4、掌握卷积码的硬件设计方法。
二、预习要求1、掌握卷积码的编解码原理和方法。
2、熟悉matlab 的应用和仿真方法。
3、熟悉Quatus 的应用和FPGA 的开发方法。
三、实验原理1、卷积码编码原理在编码器复杂度相同的情况下，卷积码的性能优于分组码，因此卷积码几乎被应用在所有无线通信的标准之中，如GSM ， IS95和CDMA 2000 的标准中。
卷积码通常记作( n0 ， k0 ， m) ，它将k 0 个信息比特编为n 0 个比特， 其编码效率为k0/ n0 ， m 为约束长度。
( n0 ， k0 ， m ) 卷积码可用k0 个输入、n0 个输出、输入存储为m 的线性有限状态移位寄存器及模2 加法计数器来实现。
本实验以（2，1，3）卷积码为例加以说明。
图1就是卷积码编码器的结构。
图1 （2，1，3）卷积码编码器其生成多项式为：21()1G D D D =++； 22()1G D D =+；如图1 所示的(2，1，3)卷积码编码器中，输入移位寄存器用转换开关代替，每输入一个信息比特经编码产生二个输出比特。
假设移位寄存器的初始状态为全0，当第一个输入比特为0时，输出比特为00；若输入比特为１，则输出比特为11。
随着第二个比特输入，第一个比特右移一位，此时输出比特同时受到当前输入比特和前一个输入比特的影响。
第三个比特输入时，第一、二个比特分别右移一位，同时输出二个由这三位移位寄存器存储内容所共同决定的比特。
依次下去就完成了编码过程。
下面是卷积码的网格图表示。
他是比较清楚而又紧凑的描述卷积码的一种方式，它是最常用的描述方式之一。
图2(2，1，3)卷积码的网格图表示2、Viterbi译码原理2k N-种状态，每个节点（即每个状态）有2k条支路引入也有2k条如图2所示，卷积码网格图中共有(1)支路引出。
积编码与解码的MATLAB实现及性能分析摘要本课程设计主要解决通信系统中卷积编码与解码技术在Matlab中实现以及对其性能进行分析。
用贝努利二进制序列产生器作为信号源，产生基带信号，对其中的卷积进行编码，调制解调，然后采用Viterbi译码输出，最后计算误码率，对其性能进行分析。
关键词卷积码；卷积编码器；Viterbi译码器；BSK调制与解调；约束长度。
目录1引言 (4)1.1课程设计的目的 (4)1.2 课程设计的基本任务和要求 (4)1.2.1本次课程设计的基本任务 (4)1.2.2课程设计中的要求 (5)1.3设计平台 (5)2设计原理 (5)2.1卷积码的基本概念 (5)2.2卷积码的编码 (5)2.2.1卷积编码 (5)2.2.2卷积码的树状图 (6)2.2.3卷积码的网格图 (7)2.2.4卷积码的状态图 (8)2.3卷积码的解码 (8)3卷积码的仿真与性能分析 (9)3.1 卷积码的仿真 (9)3.1.1卷积码的设计框图 (9)3.1.2Simulink仿真模块的参数设置 (9)3.2 卷积码的波形输出 (15)3.2.1输入信号波形 (15)3.2.2输入信号与解码输出波形 (16)3.3卷积码的性能分析 (17)4出现的问题及解决方法 (19)5 结束语 (19)6参考文献 (20)1 引言本课程设计主要解决基于Matlab的Simulink下的模块对卷积编码与解码进行仿。
通过仿真可以更清楚的认识到卷积码的编码与解码的各个环节，并对仿真结果进行分析。
得出Viterbi译码的误码率性能和约束长度的关系。
1.1课程设计目的卷积码，又称连环码，是由伊莱亚斯(P.elias)于1955年提出来的一种非分组码[4]。
卷积码是一种向前纠错控制编码。
它将连续的信息比特序列映射为连续的编码器输出符号。
这种映射是高度结构化的，使得卷积码的译码方法与分组码译码所采用的方法完全不同。
可以验证的是在同样复杂度情况下，卷积码的编码增益要大于分组码的编码增益。
摘要在数字通信系统中，通常采用差错控制编码来提高系统的可靠性。
自P．Elias 首次提出卷积码编码以来，这一编码技术至今仍显示出强大的生命力。
目前，卷积码已广泛应用在无线通信标准中，如GSM，CDMA2000和IS-95等无线通信标准中。
针对N-CDMA数据传输过程中的误码问题,本文论述了旨在提高数据传输质量的维特比译码器的设计。
虽然Viterbi译码复杂度较大，实现较为困难，但效率高，速度快。
因此本文着重分析和讨论了1/2速率的（2,1,9）卷积码编码和其Viterbi译码算法。
深入研究卷积码编码原理和Viterbi算法原理后，提出了（2,1,9）卷积码编码以及Viterbi算法的初始化、加—比—选和回溯设计方案，运用查表的方法,避免了大量繁琐计算,使得译码简洁迅速,译码器的实时性能良好。
并充分利用TMS320C54X系列DSP芯片，用汇编语言完成了（2,1,9）卷积码编码和Viterbi 译码的程序。
关键词：差错控制编码、卷积码、Viterbi译码、TMS320C54X、DSPAbstractIn digital communication systems, error control coding is usually used to improve system reliability. Since P.Elias put forward the convolutional coding the first time, the coding is still showing strong vitality.,has become widely used in satellite communications, wireless communications and many other communication systemsas a kind of channel coding method. such as GSM, CDMA2000 and has been a wireless communication standards of IS-95.In view of the error problem in the process of N-CDMA data transmission, this paper discusses the aims to improve the quality of data transmission of victor design than the decoder.Although Viterbi decoding complexity is bigger, more difficult to achieve, but high efficiency and fast speed. So this article emphatically analyzed and discussed the 1/2 rate (2,1,9) convolution code coding and its Viterbi decoding algorithm. In-depth study on principle of convolution code coding and Viterbi algorithm, proposed the convolution code coding and Viterbi algorithm (2,1,9) initialization, add - than - choose and back design, using look-up table method, to avoid a large amount of tedious calculation, the decoding and quick, good real-time performance of the decoder. Make full use of the series of TMS320C54X DSP chip, using assembly language to complete the（2,1,9）convolution code coding and Viterbi decoding process.Keywords: error control coding, convolutional code, Viterbi decoding, TMS320C54X目录摘要 (1)Abstract (2)目录 (3)1.绪论 (1)1.1 移动通信及N-CDMA背景 (1)1.2 数字通信概述 (1)1.3 卷积编码与译码的发展 (3)1.4 主要研究工作 (3)2.DSP与CCS简介 (5)2.1 DSP概述 (5)2.1.1 DSP的主要特点 (5)2.1.2 CSSU单元概述 (7)2.2 CCS概述 (8)2.3 本章小结 (8)3.卷积码的理论基础 (9)3.1 卷积码的概述 (9)3.1.1 卷积码基本原理 (9)3.1.2 卷积码的纠错能力 (9)3.1.3 卷积码的表示方法 (10)3.2 Viterbi译码的概述 (11)3.3 本章小结 (14)4．卷积编码的实现 (15)4.1 (2,1,9)卷积码编码 (15)4.1.1 (2,1,9)卷积码编码设计方案 (15)4.1.2 (2,1,9)卷积码编码流程图 (16)4.1.3 (2,1,9)卷积编码程序实现 (16)4.1.4 (2,1,9)的程序仿真 (17)4.2 (2,1,9)卷积码状态转换表 (17)4.2.1 (2,1,9)卷积码状态转换表的设计算法 (18)4.2.2 (2,1,9)卷积码状态转换表的流程图 (18)4.2.3 (2,1,9)卷积码状态表 (18)4.2.4 (2,1,9)卷积码状态表的蝶形结构 (21)4.3 本章小结 (22)5. Viterbi译码的实现 (23)5.1 Viterbi译码基础 (23)5.2 Viterbi译码算法 (23)5.3 变量定义情况 (25)5.4 初始化 (26)5.4.1 初始化流程图 (27)5.4.2 初始化程序仿真 (27)5.5 加-比-选 (28)5.5.1加-比-选流程图 (29)5.5.2加-比-选程序仿真 (30)5.6 回溯 (31)5.6.1 回溯流程图 (32)5.6.2 回溯仿真图 (33)5.7 Viterbi纠错测试 (34)5.8 本章小结 (34)总结 (36)致谢 ............................................................................ 错误！未定义书签。
实验四：卷积编/译码一．实验目的1．学习卷积编码的方法与码字测量。
2．学习维特比译码方法及译码的测量。
3．观察卷积码的纠错能力。
二．实验仪器1．RZ8621D实验箱一台2．20MHZ双踪示波器一台三．实验电路连接及测量点说明图7-1 用单片机AT89C2051进行卷积编码电路图图7-2 用单片机AT89C2051进行维特比译码电路图差错控制编码的方法很多，卷积码是一种既能纠随机错，又能纠实发错的编码，在同样的传输速率和设备复杂的条件下，性能较优良的一种编码。
卷积码常采用维特比软判决译码，具有较好的纠错功能。
本实验为卷积码的编译码，它是由一片AT80C2051芯片用软件编程方法实现。
其编译码电路框图如下：图中各主要测量点说明如下：TP401—源码序列TP402—卷积码序列TP403—加错或不加错卷积码序列(模拟信道的传输)TP405—卷积码译码输出序列四．实验步骤及内容（一）卷积码编码1．拨线开关介绍。
用拨动开关SW401设置输入信息。
开关拨动至上面为1，下面为0。
拨动开关共9位，左起1-8位为信息位，第九位为状态位。
第九位为“1”表示无错误，第九位为“0”表示有错误。
2．信息码设置。
如上所述，信息码设置共8位，由SW401开关位置决定，例如设置信息为DCH则八位码为1101 1100。
3．信息码观察。
为了示波器上能看到周期性的信息码和编出的卷积码，本机规定在信息位第一位前加一个“1”，在末位加两个“0”。
因此信息码序列变成1 1101 110000，我们称它们为源码序列。
将示波器1通道探头接于TP401（DTAT3），便可看到该序列波形。
4．卷积编码序列手工编码。
根据源码序列和（2.1.3）卷积码编码规秩，写出卷积码编码序列。
上述源码序列的卷积码为1101 1001 0001 1001 110000。
5．无错卷积码编码序列观察。
将拨动开关第九位（状态位）置于“1”表示无错码。
示波器1通道探头接至TP402（DATA1），2通道探头接至TP403（DATA2），观察示波器上显示的波形，看看它是否与上述卷积编码的码型一致。
卷积编码设计与仿真实验报告一、实验目的了解卷积码对信号的纠错性能，掌握维特比译码算法，分析卷积码不同码率下纠错能力的强弱，深刻理解CCSDS标准、信道编译码等相关概念和算法。
二、实验内容1、自己编码实现（2,1,3）卷积码的编译码，对比不同信噪比条件下，是否采用编码对于误码率性能的影响；2、基于MATLAB自带的vitdec函数实现对（2,1,7）卷积码以及2/3、3/4码率删除码的编译码，并对于不同码率抗噪声能力的强弱；3、构造BPSK调制、加性高斯白噪声的传输环境。
三、实验原理卷积码一般表示为(n,k,N)的形式，即将k个信息比特编码为n个比特的码组，N为编码约束长度，说明编码过程中相互约束的码段个数。
卷积码编码后的n个码元不仅与当前组的k个信息比特有关，还与前N-1个输入组的信息比特有关。
编码过程中相互关联的码元有N*n个。
R=k/n是编码效率。
编码效率和约束长度是衡量卷积码的两个重要参数。
典型的卷积码一般选n,k较小，但N值可取较大(>10)，以获得简单而高性能的卷积码。
1、卷积码的编码原理卷积码的编码器一般比较简单，为一个具有k个输入端，n个输出端，m 级移位寄存器的有限状态有记忆系统。
下图所示为(2,1,7)卷积码的编码器。
图1 （2,1,7）卷积码编码器若输入序列为u=(u0u1u2u3……),则对应两个码字序列 C1=(ca0ca1ca2ca3……)和C2=(cb0cb1cb2cb3……)，相应的编码方程可写为 P1=u*C1，P2=u*C2，P=(P1,P2)。
“*”符号表示卷积运算，P1，P2表示编码器的两个冲激响应，即编码器的输出可以由输入序列和编码器的两个冲击响应卷积而得到，故称为卷积码。
这里的冲激响应指：当输入为[1 0 0 0 0 … … ]序列时，所观察到的两个输出序列值。
由于上图N 值为7，故冲激响应至多可持续到第7位，可写为P1=[1 1 1 1 0 0 1]，P2=[1 0 1 1 0 1 1]然后将两个输出端的码字序列合并为一个码字序列为C=(ca0cb0ca1cb1ca2cb2……)。
课程设计三信道编解码（）本章目标掌握数字频带传输系统调制解调的仿真过程掌握数字频带传输系统误码率仿真分析方法5.1实验目的1.使用MATLAB进行卷积码编/译码器的仿真。
2.熟练掌握MATLAB软件、语句。
3.了解卷积码编/译码器的原理、知识。
5.2实验要求1.编写源程序、准备测试数据。
2.在 MATLAB环境下完成程序的编辑、编译、运行，获得程序结果。
如果结果有误，应找出原因，并设法更正之。
5.3 实验原理（一）卷积码编码器1.连接表示卷积码由3个整数n，k，N描述。
/k n也表示编码效率（每编码比特所含的信息量）；但n与线性分组码中的含义不同，不再表示分组或码子长度；N称为约束长度，表示在编码移位寄存器中k元组的级数。
卷积码不同于分组码的一个重要特征就是编码器的记忆性，即卷积码编码过程中产生的n元组，不仅是当前输入k元组的函数，而且N-个输入k元组的函数。
实际情况下，n和k经常取较小的值，而通过N 还是前面1的变化来控制编码的能力和复杂性。
下面以图1中的卷积码编码器为例介绍卷积码编码器。
该图表示一个约束长度3n=，因此，编码效率/1/2k n=。
K=的（2，1）卷积译码器，模2加法器的数目为2在每个输入比特时间上，1位信息比特移入寄存器最左端的一级，同时将寄存器中原有比特均右移一级，接着便交替采样两个模2加法器，得到的码元就是与该输入比特相对应的分支字。
对每一个输入信号比特都重复上述采样过程。
图1卷积码编码器（编码效率1/2，3K =）用于描述反馈移位寄存器实现循环码时所使用的生成多项式也可用户描述卷积码编码器的连接。
应用n 个生成多项式描述编码的移位寄存器与模2加法器的连接方式，n 个生成多项式分别对应n 个模2加法器，每个生成多项式不超过1K -阶。
仍以图1中的编码器为例，用生成多项式1()X g 代表上方连接，2()X g 代表下方连接，则有：2122()1()1X X X X X=++=+g g多项式中的最低阶项对应于寄存器的输入级。
