当前位置：文档之家 › 电子教案《数字电子技术(第5版_杨志忠)》教学资源第4章_组合逻辑电路

电子教案《数字电子技术(第5版_杨志忠)》教学资源第4章_组合逻辑电路

  • 格式：doc
  • 大小：5.28 MB
  • 文档页数：26

下载文档原格式

  / 26

合集下载

第4章 组合逻辑电路

第4章 组合逻辑电路

25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)

数字电子电路课件第四章(4)

数字电子电路课件第四章(4)

十进制数 8421BCD码
6+7=13
0110 + 0111
1101 + 0110 1, 0011
十进制数 8421BCD码
逢16进一
8+9=17
1000 + 1001 1, 0001 + 0110 1, 0111
4位二进制码相加有进位信号CO时，必须加6（0110） 进行修正。
精选ppt
8
F＝CO+F3F2F1F0 +F3F2F1F0 +F3F2F1F0 + F3F2F1F0
0 0 1 1 1 1 1精选p1pt 1
Y2 Y1 Y0 YEX YS
1111 1 1111 0 0000 1 0010 1 0100 1 0110 1 1000 1 1010 1 1100 1 1 1 1 0 1 14
0 1 2 3 4 5 6 7 ST
0 1 2 3 4 5 6 7 EN HPRI/BIN 低位片
组合逻辑电路的特点：
1．是多输入多输出的电路。 其模拟框图为
x1
x2 x3
组合逻辑电路
z1 z2 z3
xn
zm
…
… …
Z1 = f1（x1，x2，…，xn） Z2 = f2（x1，x2，…，xn）
Zm = fm（x1，精x选2p，pt …，xn）
1
2．输出仅由当前时刻的输入情况决定，而与该时刻以前 的输入无关。
被加数 加数
8 4
3
CO
2P 10
8 4
3
3 F3 F2
F1
2 Q 0 F0
10
CI
1
8 4
3
CO

04 第四章 组合逻辑电路 (pp58)PPT课件

04 第四章 组合逻辑电路 (pp58)PPT课件

a
a
1
2
组合逻辑
yy12
an
电路
ym
逻辑函数
y1 f1(a1a2 an ) y2 f2 (a1a2 an ) ym fm (a1a2 an )
4.2 组合逻辑电路的分析和设计
逻辑电路
分析 设计
逻辑功能
分析：逻辑图转换为逻辑式 设计：从功能需求出发，得到逻辑电路
4.2 组合逻辑电路的分析和设计
利用无关项（约束项）化简得到的逻辑表达式：
Y2 I4 I5 I6 I7 Y1 I2 I3 I6 I7 Y0 I1 I3 I5 I7
8线-3线优先编码器
➢ 任何时刻，允许多个输入端为高电平； ➢ 多个信号同时输入时，只输出优先级最高的信号的编码
输
入
输出
设I7优先权最高…I0优先权最低
SS1S2S3
编
码 输
Yi(Smi)
出 端
✓ mi 为A0A1A2 的最小项
编
✓ 74HC138也被称为最
码
小项译码器
输
入
端
用两片3线-8线译码器接成4线-16线译码器
问题：两片3线-8线译码器有6个代码输入端，6个 片选控制端，怎样实现4个代码输入端？
？
代 码 输 入 端
第1片工作时，第2片禁止：第1片输出8种电平组合 第2片工作时，第1片禁止：第2片输出8种电平组合
，有独立的数据输入和输出端 数
，有独立的附加控制端。
据
输
每个数据选择器，通过给定的 入
不同地址代码，即可从4个输 端
入数据中，选出一个
数据选择器：从一组输入数据中选出一个来
000000 10110
000000 01111

数字电子技术第4章组合逻辑电路习题解答

数字电子技术第4章组合逻辑电路习题解答
解：用3线-8线译码器74LS138设计一个能对32个地址进行译码的译码器如图所示。
、已知8421BCD可用7段译码器，驱动日字LED管，显示出十进制数字。指出下列变换真值表中哪一行是正确的。（注：逻辑“1”表示灯亮）
D
C
B
A
a
b
c
d
e
f
g *
0
0
0
0
0
0
0
0
0
0
0
0
4
0
1
0
0
0
1
1
0
0
1
1
7
0
1
1
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A、B、C、D四个人中，谁的权利最大。
习题图
解：（1）
（2）
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011
1100
1101
1110
1111
0
0
0
1
0
1
1
1
(3)根据真值表可知，四个人当中C的权利最大。
3) 用与或非门实现。
解：（1）将逻辑函数化成最简与或式并转换成最简与非式。
根据最简与非式画出用与非门实现的最简逻辑电路：电路略。
(2 ）由上述卡偌图还可得到最简或与表达式：
即可用或非门实现。
（3）由上步可继续做变换：

数字电路课件第四章 组合逻辑电

数字电路课件第四章 组合逻辑电

输 出 Z 1 0 0 1 0 1 1 1
设计举例：
3. 选用小规模SSI器件 4. 化简
Z R' A' G' RA RG AG
5. 画出逻辑图
设计举例2、有三个班学生上自习，大教室能容纳两 个班学生，小教室能容纳一个班学生。 设计两个教室是否开灯的逻辑控制电路，用SSI 门电路实现。要求如下： （1）一个班学生上自习， 开小教室的灯。 （2）两个班上自习， 开大教室的灯。 （3）三个班上自习， 两教室均开灯。
高、低电平信号。

常用的有：二进制译码器，二-十进制译码器， 显示译码器等
一、二进制译码器
例：3线—8线译码器 输
A
2
3位二进制译码器的真值表
入
A
1
输
Y
6
出
Y
3
A Y
0 7
Y
5Байду номын сангаас
Y
4
Y
2
Y
1
Y
0
0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0
[( I 7 I 6 I 5 I 4 I 3 I 2 I1 I 0 ) S ]'
为0时，电路工 作有编码输入
输
S
1 0
' I0 ' I1 ' I2 ' I3

数电课件第四章 组合逻辑电路讲解

数电课件第四章 组合逻辑电路讲解
将有特定含义的输入信号编成不同(bù tónɡ)代码输出的 组合逻辑电路，称为编码器。
在具体硬件电路上，编码就是对输入相应信号线出现的 “有效”信号时，对该线（信号）进行编码并输出。如：一条 信号线出现高电平时，表示一个特定的含义事件发生，时常需 要对此进行编码，以通知系统；而出现低电平时表示正常，无 特殊情况发生。这是对高电平编码，信号线出现高电平时，称 为高电平有效（信号有效），出现低电平成为信号无效。
精品资料
一种(yī zhǒnɡ)技巧性方法
X1AB,XC 2ABC Y2A BAC BC Y1X1X2Y2
Y2 BC
A
00 01 11 10
0
1
1
111
Y1 BC
A
00 01 11 10
0
1
1
11
1
精品资料
X1 BC
A
00 01 11 10
0
1
1
X2 BC
A
00 01 11 10
0
111
11111
第四章 组合(zǔhé)逻辑电路
4.1 概述(ɡài shù) 4.2 组合逻辑电路的分析与设计方法 4.3 常用的组合逻辑电路 4.4 MSI分析与设计 4.5 竟争与冒险 4.6 小结
精品资料
4.1概述(ɡài shù)
组合逻辑电路特点：输出只与当前的输入情况有关，与以前 (yǐqián)的输入输出无关。结构上从输出到输入没有反馈回路。 （无记忆）
111
11
0
11111111
111
10
0
0 × × × × × × ×
000
01
0
1 0 × × × × × ×

数字电路第四章 组合逻辑电路资料


00 0 0
0
1
11
1
1
00
0
0
0
解: (1) 列真值表。
不存在ABC=000的情况， 看成无关项
A B CF 0 0 0× 0 0 11 0 1 00 0 1 11 1 0 00 1 0 10 1 1 01 1 1 11
(2)化简函数
A BC F 0 0 0× 0 0 11 0 1 00 0 1 11 1 0 00 1 0 10 1 1 01 1 1 11
Ai Bi Ci 000 001 010 011 100 101 110 111
Ci+1 Si 00 01 01 10 01 10 10 11
(3) 分析功能
Ai Bi Ci 000 001 010 011 100 101 110 111
Ci+1 Si 00 01 01 10 01 10 10 11
只需要2个异或门
C 00 01 11 10 00 1 0 0
C 00 01 11 10 00 1 0 1
11 1
0
11 0
0
Cn+1
BnCn
Dn
(b)本题有2个输出，因此化简时尽量利用公共项，这可以使2 个输出共用电路。
K图中画圈的2个1就是它们的公共项，对Cn+1来说这2个1 可用异或合并，剩下的2个1可用合并最小项化简。
1位全加器 符号
一位全加器： 带进位的1位加法
Ci+1 1 1
+ Bi
10
Ai Ci 1
11 11
10
Ci+1
+
+ Ci
Ai Bi
Si
Si

数字电子技术第四章课后习题答案

第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。

2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。

同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。

因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。

4. 解：函数关系如下：ABSF+⊕=++ABSSSABB将具体的S值代入，求得F 312值，填入表中。

A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。

(2) 用与或门实现，电路图如图(b)所示。

6. 解因为一天24小时，所以需要5个变量。

P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。

真值表如表所示。

利用卡诺图化简如图(a)所示。

化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b)所示。

4第四章组合逻辑电路中的竞争冒险

由于尖峰干扰脉冲的宽度一般都很窄，在可能产生尖峰干扰 脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容 就可吸收掉尖峰干扰脉冲。 3.加选通脉冲
对输出可能产生尖峰干扰脉冲的门电路增加一个接选通信号 的输入端，只有在输入信号转换完成并稳定后，才引入选通脉 冲将它打开，此时才允许有输出。在转换过程中，由于没有加 选通脉冲，因此，输出不会出现尖峰干扰脉冲。 4.加封锁脉冲
可见BC＝11时，变量A的变化可能使电路产生 险象。
Eg：判断YABAC 是否BC 可能出现冒险现象。
解：当A=1、C=0时，YBB，出现冒险现象。
当B=0、C=1时，YA，A出现冒险现象。
当A=0、B=1时，Y CC ，出现冒险现象。 可见，函数Y存在冒险现象。
Eg：试判别Y(AB)(B是否C)存在冒险现象。
在输入信号产生竞争冒险的时间内，引入一个脉冲将可能产 生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到 来，转换结束后消失。
分析下面电路有无险象，若有是何种险
amp;
D
& C
1
≥1
F
D
&
三、冒险现象的消除
1. 利用冗余项 ２. 吸收法 ３. 选通法
电路稳定后加入取样脉冲，在取样脉冲作用期间输出的信号才有 效，可以避免毛刺影响输出波形。
加取样脉冲原则：
“与”门及“与非”门加 正取样脉冲
“或”门及“或非”门 加负取样脉冲
三种方法比较：
利用冗余项：只能消除逻辑冒险，而不能消除功能冒险；适 用范围有限
YABBC
2
A B
AB
1 1
& 3
4 ≥ 1
C 00 01 11 10 Y 00 0 0 1

数字逻辑 第四章 组合逻辑电路

1
1
设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
A B 0 1 0 1 Y 0 1 1 0
真值表
0 0 1 1
第四章 组合逻辑电路
2
2
逻辑表达式 或卡诺图
化 简 3
Y A B AB
用与非 门实现
A
已为最简与 或表达式
例2
逻辑图
第四章 组合逻辑电路
A B C 1
≥1
Y1 ≥1 Y3 1 Y
≥1 Y2
Y A B C 1
逻辑表 Y A B 2 达式
Y Y Y Y2 B A B C A B B 3 1
Y Y1 2 B Y 3
最简与或 表达式
Y ABC AB B AB B A B
例 5 设计一个组合逻辑电路，用于判别以余3码表示的1 位十进制数是否为合数。 解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
因为按照余3码的编码规则，ABCD的取值组合不允许为 0000、0001、0010、1101、1110、1111，故该问题为包含无关 条件的逻辑问题，与上述6种取值组合对应的最小项为无关项， 即在这些取值组合下输出函数F的值可以随意指定为1或者为0， 通常记为“d”。
Y A B AB
& & & &
Y
最简与或 表达式
4
B
逻辑变换
5
用异或 门实现
A
Y A B
=1
Y
逻辑电路图
B
第四章 组合逻辑电路
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

数字电子技术（第5版）第4章组合逻辑电路1.(261)要用n 位二进制数为N 个对象编码，必须满足（）。

A. N = 2nB. N ≥ 2nC. N ≤ 2nD. N = n答案.C2.(268)串行加法器的进位信号采用（）传递，并行加法器的进位信号采用（）传递。

A. 超前，逐位B. 逐位，超前C.逐位，逐位D.超前，超前答案.B3.(258)组合逻辑电路（）。

A. 可以用逻辑门构成B. 不可以用集成逻辑门构成C. 可以用集成逻辑门构成D. A与C均可答案.D4.(260)优先编码器的编码（）。

A.是唯一的B.不是唯一的C. 有时唯一，有时不唯一D. A、B、C都不对答案.A5.(262)用输出低电平有效的三线—八线译码器（74LS138）和逻辑门实现某一逻辑函数（）。

A. 一定用与非门B. 不一定用与非门C. 一定用非门D.一定用或门答案.B6.(263)要使三线—八线译码器74LS138能正常工作时，其使能端ST A，ST B，ST C的电平信号应是（）。

A. 100B. 111C. 000D. 011答案.A7.(264)一个有n位地址码的数据选择器,它的数据输入端有（）。

A. 2n 个B. 2n- 1个C. 2n – 1个D. n个答案.A8.(270)要消除竞争—冒险，下列说法中错误的是（）。

A. 修改逻辑设计B.引入封锁脉冲C. 加滤波电容D. 以上都不对答案.D9.(266)四位比较器（74LS85）的三个输出信号A>B，A=B，A<B中，只有一个是有效信号时，它呈现（）。

A. 高电平B. 低电平C. 高阻D.任意电平答案.A10.(269)已知CAB+A+，左式和右式的两个逻辑图分别是X和Y，产生+=AABBCC竞争—冒险的是（）。

A. XB. YC. X和YD.都不是答案.B11.(267)采用四位比较器（74LS85）对两个四位数比较时，最后比较的是（）。

A. 最高位B. 最低位C. 次高位D. 次低位答案.B12.(271)在下列逻辑电路中，不是组合逻辑电路的有（）。

A. 译码器B. 编码器C.全加器D. 寄存器答案.D13.(265)要实现多输入、单输出逻辑函数，最好选用（）。

A. 数据选择器B.数据分配器C. 译码器D. 编码器答案.A14.(259)组合逻辑电路（）。

A. 有记忆功能B. 无记忆功能C. 有时有，有时没有D. 要根据电路确定答案.B15.(251)如果想实现并串转换可以选择数据分配器。

（）答案.错误16.(252)没有专门的数据分配器，一般是用译码器来实现数据分配的答案.正确17.(253)半加器与全加器的主要区别是是否考虑来自低位的进位。

（）答案.正确18.(254)四个全加器可以组成一个串行进位的四位数加法器。

（）答案.正确19.(255)一个四位数比较器进行数值比较时，只有四位数全部比较完才能产生比较结果。

（）答案.错误20.(257)竞争冒险现象是可以消除的。

（）答案.正确21.(249)只用两片4选1数据选择器可以构成一个8选1数据选择器。

( )答案.正确22.(248)四线—十线译码器的地址输入代码一定有六组伪码。

( )答案.正确23.(239)分析组合逻辑电路一般要列出真值表。

( )答案.正确24.(256)只要是组合逻辑电路就可能存在竞争。

（）答案.正确25.(241)表示逻辑函数的逻辑表达式与真值表是等价的。

( )答案.正确26.(250)一片8选1数据选择器可以实现二输入逻辑函数。

( )答案.正确27.(240)设计组合逻辑电路时，一般要化简。

( )答案.正确28.(242)两个逻辑电路的逻辑函数表达式不一样，这两个电路的逻辑功能就不一样。

( )答案.错误29.(243)四线—十线优先编码器的输入请求必须是低电平有效。

( )答案.错误30.(244)非优先编码器的输入请求编码的信号之间是互相排斥的。

（）答案.正确31.(245)优先编码器的输入请求编码的信号级别一般是下标号大的优先级别高。

（）答案.正确32.(246)译码是编码的逆过程，编码是唯一的，译码也一定是唯一的。

( )答案.正确33.(247)七段显示译码器数据输入是自然二进制数。

( )答案.错误34.(305)在优先编码器中，是优先级别（）的编码信号排斥优先级别（）的。

答案.高低35.(310) 2n选1数据选择器，它有( )位地址码，有( )个输出端。

答案. n 136.(315)串行进位加法器的缺点是（），要想速度较高时应采用（）加法器。

答案.速度较慢超前进位37.(314)一个多位的串行进位加法器，最低位的进位输入端应（）。

答案.接地38.(313)只考虑两个一位二进制数的相加而不考虑来自低位进位数的运算电路称为（）。

答案.半加器39.(312)四路数据分配器有（）个数据输入端, （）个地址端, （）个输出端。

答案. 1 2 440.(311)要把并行数据转换成串行数据，应选用( )。

答案.数据选择器41.(316)由于信号的（）不同而产生干扰脉冲(毛刺)的现象称为（）。

答案.延时竞争-冒险42.(309)驱动共阳极七段数码管的译码器的输出电平为（）有效，驱动共阴极七段数码管的译码器的输出电平为（）有效。

答案.低电平高电平43.(308)驱动七段数码管的译码器CC14547有（）个数据输出端。

答案.七44.(307)一个三线—八线译码器，它的译码输入端有（）个，输出端信号有（）个。

答案. 3 845.(306)编码器按进制分一般有（）（）。

答案.二进制编码器二—十进制编码器46.(304)十线—四线编码器常用的输出代码为（）码。

答案. 8421BCD47.(303)描述组合逻辑电路逻辑功能的方法有（）、（）、（）、（）、（）。

答案.逻辑表达式真值表卡诺图逻辑图波形图48.(302)数字电路中，任意时刻的输出信号只与该时刻的输入有关，而与该信号作用之前的原来状态无关的电路是（）。

答案.组合逻辑电路49.(317)消除竞争冒险现象的方法通常有（）、（）、（）、（）。

答案. 加封锁脉冲 加选通脉冲 修改逻辑设计 接入滤波电容50.(279) 在一个射击游戏中,射手可打三枪,一枪打鸟,一枪打鸡,一枪打兔子,规则是命中不少于两枪者获奖。

试用与非门设计一个判别得奖电路。

答案. （1）设鸟、鸡、兔分别用变量A 、B 、C 表示，1表示命中，0表示没有命中；用Y表示结果，1表示得奖，0表示不得奖。

（2）列真值表：（3）卡诺图化简并写出最简表达式：A BC 01000111101111得：BC AC AB BC AC AB Y =++= （4）与非门设计的逻辑电路如下图：BAC51.(287) 试用74LS138和逻辑门设计一个组合电路，该电路输入X 和输出Y 均为三位二进制数。

二者之间的关系为：2≤X ≤5时，Y=X+2 X ＜2时， Y=1 X ＞5时， Y=0答案. （1）由题得出X 、Y 的关系表：X 2 X 1 X 0 Y 2 Y 1 Y 0 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 0 0 1 1 1 0 1 1 0 0 1 1 0 1 0 1 1 1 1 1 1 0 0 0 0 1 1 10 0 0由表得：2 Y ABC ABC AB C ABC =+++1 Y AB C ABC =+0 Y A B C A BC ABC ABC =+++(2) 置A ST =1，0==C B ST ST 。

与74LS138输出表达式进行比较，令X 2=A 2，X 1=A 1,X 0=A 0得：54322 Y Y Y Y Y =， 541 Y Y Y =， 53100 Y Y Y Y Y = （3）作逻辑图如下：52.(301) 只知道某一电路为组合电路，但不知道其电路结构，如何确定其逻辑功能？ 答案. 通过实验测量的方法来确定电路的逻辑功能。

具体方法如下：把所有的输入端口接逻辑开关，按自然二进制数组合，依次输入逻辑高低电平，记录对应的输出逻辑电平，再列出真值表，根据真值表分析其逻辑功能。

53.(300) 已知BC D C D B A Y ++=，问是否存在竞争冒险现象，并说明原因。

答案. 不存在竞争冒险现象。

因为无论A 、B 、C 、D 取值如何组合，都不会出现他们的互非量。

54.(299) 已知D A C A B C A Y +++=，问是否存在竞争冒险现象，若有，指出冒险情况。

答案. 存在竞争冒险现象。

当C=1，B=0，D=0的时候，A A Y +=，出现竞争冒险现象。

当A=0，B=1的时候，Y C C =+，出现竞争冒险现象。

55.(298) 试用一个74LS138译码器和适当的门电路实现一位全减器。

答案. （1）在全减器中，A i 表示本位的被减数，B i 表示本位的减数，V i-1 表示低位的借位，D i 表示本位的差，V i 表示向高位的借位。

得真值表：由真值表得输出表达式：∑∑==)7,3,2,1( ),7,4,2,1(m Vi m Di（2）取ST A =1，0==C B ST ST 时，74LS138工作，与74LS138输出表达式进行比较（输出低电平有效），令2110,,i i i A A B A V A -=== 得：7421 Y Y Y Y D i =， 7321Y Y Y Y V i = （3）画逻辑图如下：56.(297) 利用74LS138译码器和门电路实现一位全加器电路。

答案. （1）在全加器中，A i 表示本位的被加数，B i 表示本位的加数，C i-1 表示低位的进位，S i 表示本位的和，C i 表示向高位的进位，得真值表：A iB iC i-1 S i C i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 11 1由真值表得输出表达式：(1,2,4,7), (3,5,6,7)i i S m C m ==∑∑。

（2）取ST A =1，0==C B ST ST 时，74LS128工作，与74LS138输出表达式进行比较，令2A A i =, 1A B i =, 01A C i =-得：7421 Y Y Y Y S i =， 7653 Y Y Y Y C i = （输出低电平有效） （3）画逻辑图如下：57.(296) 试用两个半加器和一个或门设计一个全加器。

（1）写出半加输出表达式; （2）写出全加输出表达式; （3）画出逻辑图。

A iB iC iS i答案. （1）半加表达式：, i i i i i i S A B C A B =⊕=（2）全加表达式：1-⊕⊕=i i i i C B A S , ()i i i i i i B A C B A C +⊕=-1 （3）画逻辑图如下：58.(295) 已知74LS151的A 2脚断了，但内部结构完整，试用该芯片实现逻辑函数Y=C B A ⊕⊕。