当前位置：文档之家 › 基于CPLD和VHDL的线阵CCD驱动电路的设计

基于CPLD和VHDL的线阵CCD驱动电路的设计

  • 格式：pdf
  • 大小：181.26 KB
  • 文档页数：4

下载文档原格式

  / 4

合集下载

线阵CCD驱动电路的可编程设计与实现

线阵CCD驱动电路的可编程设计与实现
参 考 文 献
1 冼 进. Verilog HDL数字控制系统设计实例. 北京 : 中国水利水 电出版社 , 2007: 232—235
2 元华明. 高分辨率全帧 CCD 驱动电路技术研究. 西安 :中国科学 院研究生院 , 2006: 7—10
3 求是科技. CPLD / FPGA 应用开发技术. 北京 : 人民邮电出版社 , 2005: 23—35
END;
2. 3 驱动电路时序仿真与实验测试 采 用 EPM7064STC44210 作 为 目 标 器 件 , 用
VHDL 语言描述整个设计 ,并在 QuartusⅡ5. 1 集成 环境下完成整个设计的输入 、编译 、仿真 ,最终生成 编程烧录文件 。在仿真过程中 ,将 CP的周期设为 250 ns,即 CP的频率为 4 MHz。仿真波形图如图 3 所示 。
4106
科 学 技 术 与 工 程
8卷
从仿真图中可知 , sh高电平脉冲宽度为 4个 CP 周期即 1 μs, fm、fccd频率分别为 2 M、0. 5 M ,恰好 是 TCD132D 手册中的典型驱动频率要求 ,可见符合 设计要求 。
由于 sh 的 时 间 比 较 长 (在 本 设 计 中 设 定 为 10000个 CP周期 ) ,在仿真图中不能完全表现出来 , 然后 对 实 际 电 路 使 用 示 波 器 (型 号 为 R IGOL DS5152M )进行测量 ,实测波形图如图 4、图 5所示 , 对比可得出仿真结果和实测结果吻合 。电路可稳 定输出 1M 的像元同步脉冲 (它与 CCD 驱动脉冲同 频率 ) , 此处行同步脉冲周期即 CCD 积分时间为 1. 156 m s,实际应用时由于考虑到光照强度的问题 , 积分时间没有设为 2. 5 m s,而是 1. 156 m s(编程时 r 最大值取为 4 624) ,这里即体现了积分时间可调的 可编程设计思想 。

基于CPLD的CCD驱动时序的设计

基于CPLD的CCD驱动时序的设计
CCD 模块实现的功能是将输入 ( CLK)为 4 MHz 的脉冲信号变成为频率为 1 MHz、占空比为 1 ∶3的方 波脉冲 ,即复位脉冲 ,且经过 8 分频得到一个频率为 0. 5 MHz的方波脉冲 ,作为转移脉冲 。 SH 模块是计数 器模块 ,当计数值达到预设值时 ,即产生一个持续高电 平 。BLOCK模块的功能是把 CCD 模块产生的 a1 信 号和 SH模块产生的 C21信号进行组合逻辑运算得到 转移脉冲 SH 和时钟脉冲 Φ1、Φ2。
CCD 驱动电路的总体设计思想是将驱动时序分 成 CCD、SH、和 BLOCK这 3个模块 ,见图 4。每个模块 内部都用 VHDL编写 ,从而大大降低设计的复杂性 。
图 3 TCD 1206SUP 完整的驱动时序
1. 2 EPM 7128 EPM7128属于 A ltera 公司 MAX7000 系列 CPLD
吴海青 ,等 :基于 CPLD 的 CCD驱动时序的设计
·微电子与基础产品 ·
a1: p rocess( clk) begin if clk’event and clk = ’1’ then if tb1 < 7 then tb1 < = tb1 + 1; else tb1 < = 0; end if; end if;
(复杂可编程逻辑器件 ) ,是以第二代多阵列 (MAX)结 构为基础的高性能 CMOS EEPMOS器件 ,其特点是 :逻 辑密度达 2 500个可用门 , 128 个宏单元 ;引脚到引脚 的逻辑延时为 6 ns,计数器工作频率 151. 5 MHz; 33 V 或 5 V 电源供电 ;具有可编程保密位 ,为设计提供全面 保护 ,最大用户 I/O 数目为 100 个 , 84 引脚等多种封 装形式 ; A ltera公司 QUARTUSⅡ开发系统提供应用设 计支持 。

基于CPLD和VHDL的CCD驱动时序电路的设计

基于CPLD和VHDL的CCD驱动时序电路的设计
一
Ｐ Ｄ法 却 具 有 结 构 简 单 ， 产 生 较 高 驱 动 频 率 等 优 点 ， 兼 Ｌ 能 更 具 Ｈ Ｌ 硬 件 描 述 语 言 ） 述 功 能 ， 得 驱 动 电 路设 计 更 加轻 松 ， Ｄ（ 描 使 时 序 信 号 稳 定 性 更 强 。现 在 Ｃ Ｌ 以 其 规 模 大 、在 系 统 编 程 ＰＤ （ Ｐ 、 度 快 、 靠 性 高 、 现 了硬 件 的 软 件 化 设 计 等 优 点 ， 经 Ｉ ）速 Ｓ 可 实 已 成 为 数 字 系 统 设 计 的 主流 。此 类 芯 片也 非 常 适 合 Ｃ Ｄ驱 动 电路 Ｃ
（ ） Ｐ ＯＭ 驱 动 法 三 Ｅ Ｒ
ห้องสมุดไป่ตู้
Ｅ Ｒ Ｍ 驱 动 法 是 在 Ｅ Ｒ Ｍ 中 事 先 存 放 驱 动 Ｃ Ｄ 的 所 有 Ｐ０ ＰＯ Ｃ 时序信 号数据 ， 计数 电路产生 Ｅ Ｒ Ｍ地 址 ， 而使 Ｅ Ｒ Ｍ 由 ＰＯ 从 ＰＯ 输 出 特 定 的 时 序 信 号 ， 编 制 Ｅ Ｒ Ｍ 程 序 单 调 繁 冗 、 出现 错 但 Ｐ０ 易 误 ， 调 试 带 来 困难 。 给
阵 ＣＣ 的驱 动 时序 电路 设 计 。通 过 在 Ｍ ｏ ｅｉ Ｓ Ｄ ｄ ｌｍ ｓ Ｅ平 台下 对 驱动 时序 仿 真 ， 并进 行 实 际测 量， 明 该 设 计 方 法 的 可行 性 。 结 果表 明 证
该设 计 方 案 实现 了对 ＣＣＤ 器件 的 时序 驱 动 。
关 键 词 ： Ｐ Ｄ； ＤＬ Ｃ Ｃ Ｌ ＶＨ ； ＣＤ； 动 时序 电路 驱
问题 。因 此 Ｃ Ｄ驱 动 时 序 电路 的设 计 ， 成 了 Ｃ Ｄ应 用 技 术 中 Ｃ 就 Ｃ
来 实 现 ， 目前 的 单 片 机 时 钟 频 率 较 低 ， 此 由 指 令产 生 多 路 脉 而 因 冲 时 ， 最 高 频 率 也 不 过 几 百 千 赫 兹 ， 达 到 兆 赫 级 的 Ｃ Ｄ驱 其 要 Ｃ 动 频 率则 无 能 为力 。

基于VHDL的彩色线阵CCD驱动电路设计

基于VHDL的彩色线阵CCD驱动电路设计

目录1 技术指标 (2)1.1 实验目的 (2)1.2 实验要求 (2)2 实验所需设备及实验原理 (2)2.1实验设备 (2)2.2 CPLD驱动基本原理 (2)2.3 CCD驱动时序要求 (5)3 实验内容及步骤 (8)3.1实验内容 (8)3.2实验步骤 (8)4 实验过程分析 (9)4.1 变频部分 (9)4.2 SH信号与Φ1、Φ2信号部分 (9)4.3 SP、CP、RS信号部分 (12)5实验结果分析及调试过程 (14)5.1 软件仿真结果分析 (14)5.2 测试结果分析 (15)5.3 调试过程 (17)6 心得体会 (17)7 参考文献 (18)1基于VHDL的彩色线阵CCD驱动电路设计1 技术指标1.1 实验目的1、了解线阵CCD驱动时序要求；2、学会QuartusII软件基本使用方法；3、学会使用VHDL语言编写基本逻辑时序并设计出线阵CCD驱动电路。

1.2 实验要求1、能够独立使用QuartusII软件编写时序；2、能够使用CPLD驱动板让线阵CCD正常工作。

2 实验所需设备及实验原理2.1实验设备1、CPLD驱动板一块（附带下载线一条）以及12V电源；2、双踪示波器一台（带宽50MHZ以上）；3、计算机一台以及QuartusII软件一套。

2.2 CPLD驱动基本原理CPLD驱动板分布图如图1所示：2图1 CPLD驱动板分布CPLD驱动板主要包括电源模块、时钟输入模块、JTAG下载模块、主芯片、驱动信号处理模块、CCD模块、测试区以及扩展I/O口。

各模块内容以及功能如下：电源模块：包括12 V电源输入和12V转5V电路，实验板有三个电源开关，分别为NO1、NO2、NO3，NO1为实验板电源输入开关，闭合此开关12V转5V 电路工作；NO2为5V电源开关，闭合此开关实验板有5V电源输入；NO3为CCD电源开关，闭合此开关CCD模块有12V电源输入。

时钟输入模块：时钟输入模块为50MHZ有源晶振提供，可以在CPLD模块中分频和倍频得到不同的频率时钟。

FPGA_ASIC-基于CPLD工作模式可调的线阵CCD驱动电路设计

FPGA_ASIC-基于CPLD工作模式可调的线阵CCD驱动电路设计

驱动设计 ， 需要在 修 改 硬 件 结 构 或 者 更 改 程 序 的 基 当频率较高时 ， 波形易受 础上才可以改变某些功能 ． 为了解决这一问题 ， 实现电路的灵活多样 电路干扰 ． 性， 输 出 信 号 的 稳 定 可 靠 性 ，本 文 以 型 号 为 引进一种工作模式可 Ｔ Ｃ Ｄ １ ７ ０ ７ Ｄ 的线阵 Ｃ Ｃ Ｄ 为例 ， 调的设计方案 ． 运用复杂 可 编 程 逻 辑 器 件 （ Ｃ ｏ ｍ ｌ ｅ ｘ ｐ ， 作为时序设计 Ｐ ｒ ｏ ｒ ａ ｍｍ ａ ｂ ｌ ｅＬ ｏ ｉ ｃＤ ｅ ｖ ｉ ｃ ｅ Ｃ Ｐ Ｌ Ｄ） ｇ ｇ 载体 ， 将选择器和外部控制电路相结合 ， 用户可以在 并结合电磁兼容 宽范围 内 对 驱 动 时 序 进 行 改 变 ， （ ， Ｅ ｌ ｅ ｃ ｔ ｒ ｏＭ ｅ ｎ ｅ ｔ ｉ ｃＣ ｏ ｍ ａ ｔ ｉ ｂ ｌ ｉ ｌ ｉ ｔ ＥＭＣ）技 术 令 ｇ ｐ ｙ 该电路适用 Ｃ Ｃ Ｄ 电路板得到稳定可靠的 信 号 输 出 ． 于高速 Ｃ 对 记 录 一 维 瞬 态 信 息 具 有 一 定 意 义， Ｃ Ｄ， 可用于线阵 Ｃ Ｃ Ｄ 推扫模式 ．
２． １ 驱动电路工作原理 传统驱动 电 路 利 用 时 序 发 生 器 只 是 提 供 Ｃ Ｃ Ｄ
３期
谭露雯 ， 等： 基于 Ｃ Ｐ Ｌ Ｄ 工作模式可调的线阵 Ｃ Ｃ Ｄ 驱动电路设计
４ ３ ７
芯片所需的时钟脉冲 ， 当各时序设定好后 ， 如想更改 以符合不同的实验要求 ， 则必须对程序进行修改 ． 基 本文在设计电路时 于Ｔ Ｃ Ｄ １ ７ ０ ７ Ｄ 的工作时序要 求 ， 充分考虑了实际需求 ， 工作原 理 框 图 如 图 ２． 由外部 时钟提供主脉冲 ， 各驱动时序通过编程后由编程端 口Ｊ 利用 Ｃ Ｔ ＡＧ 下 载 至 Ｃ Ｐ Ｌ Ｄ， Ｐ Ｌ Ｄ 和控制电路结 将来自外部的控制命令转换成相应的控制信号 ， 合， 再传递至 Ｃ 外部控制端主要是由进行选择 Ｃ Ｄ 芯片 ． 的拨动开关以及微 处 理 器 通 过 的 接 口 电 路 组 成 ． 将 Ｃ Ｃ Ｄ 芯片的弱 小 信 号 进 行 一 个 放 大 处 理 后 信 号 输 出．

基于CPLD技术的线阵CCD驱动电路设计

基于CPLD技术的线阵CCD驱动电路设计

基于CPLD技术的线阵CCD驱动电路设计
蔡泽彬;蒋跃
【期刊名称】《空军预警学院学报》
【年(卷),期】2004(018)001
【摘要】针对以往设计的电荷耦合器件(CCD)驱动电路存在着体积大、易受干扰和工作频率低的缺点,设计出一种基于复杂可编程逻辑器件(CPLD)技术的CCD驱动电路,可用于不同型号的CCD,同时提高了整个系统的稳定性和工作的效率.仿真结果表明,该电路具有一定的实用价值.
【总页数】4页(P50-52,55)
【作者】蔡泽彬;蒋跃
【作者单位】空军雷达学院基础部,湖北,武汉,430019;空军雷达学院基础部,湖北,武汉,430019
【正文语种】中文
【中图分类】TN79
【相关文献】
1.基于CPLD的带电子快门功能线阵CCD驱动电路设计 [J], 赵光兴;赵雅
2.基于CPLD的线阵CCD驱动电路设计方法的研究与实现 [J], 胡丽;宋文爱;杨录
3.基于CPLD的线阵CCD驱动电路设计 [J], 何敏;王道平
4.基于CPLD的线阵CCD的驱动电路设计与实现 [J], 郭焱
5.基于CPLD和Verilog的高精度线阵CCD驱动电路设计 [J], 黄文林;扬光永;胡国清
因版权原因，仅展示原文概要，查看原文内容请购买。

基于CPLD的CCD驱动电路的设计


前 ３种 方法基 本偏 重硬 件 的实现 ， 调试 困难 ， 活性 灵 较差 。而后 一种 方法 虽 编 程 灵 活 ， 但存 在 资源 浪 费
较 多 、 率较低 的缺陷 ¨ 。 频
离 行 。该 Ｃ Ｄ需要 ｌ 驱动 信 号 。包 括 感光 区转 Ｃ ２路 移 脉 冲 （ ：１２，， ） 存储 区转 移脉 冲 Ｍ ｉ ｉ ， ３４ 、 （ （ ＝１ ｉ ， ＝１２３４ 、 储 区到 水 平读 出移位 寄存 器 转移 脉 ， ，，）存 冲 Ｍ、 水平 读 出移 位 寄 存 器 转 移 脉 冲 ２ 、 出放 大器 复位脉 冲 彻 。 ）读 由该 款 Ｃ Ｄ的结 构可 知 ， Ｃ Ｃ Ｃ Ｄ的一个 工作 周期 分 为 两个 阶段 ： 光 阶段 和 高 速 转移 阶段 。感 光 阶 感
只须将 Ｃ Ｌ 内部 逻 辑 重 新 编 程 即可 。２因此 非 常 ＰＤ ｌ 适合 Ｃ Ｄ驱 动 电路 的 设 计 、 作 、 试 和进 一 步 开 Ｃ 制 调 发、 升级 。现 给 出一 个 基 于 Ｃ Ｌ Ｐ Ｄ技 术 的 面阵 Ｃ Ｄ Ｃ 驱动 电路 的完 整 的硬件设 计 。
Ｓ ｉＴ ｃ ｎ ｌｇ ｎ ｇｎ ｅ ｉ ｇ ｃｅ ｅ ｈ ｏｏ ｙ ａ ｄ Ｅｎ ｉｅ ｒｎ
基于 Ｃ Ｌ Ｐ Ｄ的 Ｃ Ｄ驱 动 电路 的 设 计 Ｃ
陈 智 邱 跃 洪 张 伯 珩 ’
（ 中国科学院西安光学精密机械研究 所 西安 ７ ０ １ ； ， １ １９ 中国科学院研究生院 北京 １０ ３ ， ０ ０９）
智（ ９ ８ ） 女 ， １７ 一 ， 陕西西安 人， 汉族 ， 中国科 学
院西安光 学精密机械 所在读博士研究生 ， 研究方 向： 光电信号处理
及 Ｃ Ｄ相机设计 。Ｅ—ｍａ ： ｎ ｙｚ ｉ．ｉａ Ｃｒ。 Ｃ ｉ ｓ ｄｃ＠ｒｐ ｓ ．Ｏ ｌａ ｎ ｎ

基于CPLD的线阵CCD驱动的实现


-60 761 -6.8
76$ @A1 @A<
2()’() 9
-6$
!!
"#$!
$%6 动信 号， 通 过 对 !"#、 !$ 、 !% 、 &" 进 行 电 平 转 换 和 驱 动 放 大 后 送 至 ’’( 相 应 输 入 端 以 驱 动 ’’( 工 作。在 )*+ , -./" 00$1 2 % 开发环境下各个子功 能 模块设 计 完 成 后， 将各子 功能模 块 进 行 综 合、 连接
列， 其中前 +1 个 和 后 (* 个 是 用 作 暗 电 流 检 测 而 被 遮蔽的， 中 间 的 *(+% 个 光 电 二 极 管 是 曝 光 像 敏 单 中心 元， 每 个 光 敏 单 元 的 尺 寸 为 (1! Y 长、 (1! Y 高， 距亦为 (1! Y。光敏元阵列总长为 2% 3 *1YY。 )!$(*%+,-" 在如图 ( 所 示 的 驱 动 脉 冲 作 用 下 工作， 当 ",> 脉 冲 高 电 平 到 来 时， 正 值 "( 电 极 下 均 形成深势阱， 同时 ",> 的高电平 使 "( 电极下 的深 势 阱与 /V, 电容深势阱沟通， /V, 电容中 的信 号电荷 包通过转移栅转 移 到 模 拟 移 位 寄 存 器 的 "( 电 极 下 的深势阱中。当 ",> 由高 变 低 时， ",> 低 电 平 形 成 的 浅势阱 将 存 储 栅 下 势 阱 与 "( 电 极 下 的 势 阱 隔 离 开。存储栅势阱进 入 光 积 分 状 态， 而模拟移位寄存 器在 "( 与 "* 脉冲的作用下 驱使转 移到 "( 电 极 下 势阱中的 信 号 电 荷 向 左 转 移， 并 经 输 出 电 路 由 V, 电极输出。由 于 结 构 上 的 安 排， V, 端 首 先 输 出 (2 个虚 设 单 元 信 号， 再 输 出 &( 个 暗 信 号， 然后才连续 输出 ,( 到 ,*(+% 的有效像素单元信号。第 ,*(+% 信号输 出后， 又输出 7 个暗信号， 再输出 * 个奇偶的 检测信 号， 以后 便 是 空 驱 动。 空 驱 动 数 目 可 以 是 任 意 的。 图中的 "\, 为复位级的复位脉冲，复位一次输出一

基于CPLD技术的CCD驱动电路的设计

ｅ ｓ ｒ ｈ ｔ ｂ ｌｙ ｏ ｈ ｓ ｓ ｅ ａｌｏ ｎ ａ ｃ ｈ ｎ ｕｅ ｔ ｅ ｓ ａ ｉｔ ｆ ｔ ｅ ｙ ｔ ｍ ｓ ｅ ｈ ｎ ｅ ｔ ｅ ｗｅｒ ｒ ｑ ｅｎ ｙ ｉ ｋ ｆｅ ｕ ｃ ａ ｄ ｎ ｍ ａ ｅ ｅ ｉｉ ｎ ｕ ｅ ｏ ｈ ｉ ｎ ｅ ｏｕｃ ｏ ｋ ｆ ｃ ｅ ｔ ｓ ｆ ｔ ｅ ｎ ｅｒ ｒ ｓ ｒ ｅ ｆ ＣＰＬ Ｄ． Ｔｈ ｒ ｓ ｌ ｅ ｅ ｕｔ
参考文献
【 １ 】廖常初 ．￥ －０ １０ Ｌ 应 用技术 ． ７３ ０ ０ Ｐ Ｃ ４ 机械工业出版社． ２ ０ ． ０５ 【 ２ 】西 门子 公司 ．ＳＭＡ Ｉ ￥ －０ 参考手册 ．２ ０ ． Ｉ ＴＣ ７ ０ ４ ０￣ 【】 门子公司 ．Ｓ ＭＡ Ｉ Ｔ Ｐ ７ Ｖ ． 犏程使用 手册 ．２ ０ ． ３西 Ｉ Ｔ Ｃ Ｓ Ｅ ５２ ０３
Ｃ Ｌ （ ｍｐｅ ｒｇａ ＰＤ ｃ ｏ ｌ ｐ ｏ ｒｍｍａ ｌ ｌｇ ｅ ｉ ）ｔｃ ｎ ｌｇ ．Ｔ ｋｎ ｈ ｘ ｂｅ ｏ ｉ ｄ ｖｃ ｅ ｈ ｏ ｙ ａ ｉ ｔｅ ｃ ｅ ｏ ｇ ｌ ｅ ｒ ｍａ ｅ ｓ ｎ ｏ ＣＤ （ｈ ｒｅ ｃ ｕ ｌｄ ｄ ｖｃ ） ｉ ａ ｇ ｅ ｓ ｒ ｎ ｉ Ｃ ｃ ａｇ ｏ ｐｅ ｅ ｉｅ Ｄ ５ ５ ｓａ ３ ７ Ｄ ａ ｎ
■ － ，： ．Ｉ
关键词 ： Ｃ Ｌ ；ＣＤ 驱动：时序 Ｐ ＤＣ ； 中圈分类号： Ｔ ７ 文献标识码： Ｂ Ｎ９
ＣＣＤ ｄ ｉｉｇ ｃ ｒ ｕｔ ｄｅ ｉ ｎ ｒ ｎ ｉ ｉ ｖ ｃ ｓｇ ｗｉ ｔ ＣＰＬ ｅ ｈ ｏｌｇ ｈ Ｄ ｔｃ ｎ ｏ ｙ
ＺＨ ＥＮＧ ｕ ｌ Ｇ ｉｉ ｎ．ＣＨ ＥＮ Ｓｉ
维普资讯
仪器仪表用户
４ 结束语
通过在 Ｐ Ｃ 中添加测试模 块，在操作面板 上控制液压 系统进 Ｌ 行液压回路功能测试 ，不但避 免了在恶劣的现场环境中手工执行液 压回路功 能测试．操作员在监 控室 即可完成 液压回路功能测试 ，同 时测试 数据记录在 Ｐ Ｃ 的存储器中 。而 且在添加测量液 压系统压 Ｌ 力和流量的传感器后，可以进 一步扩展测试功能，为液压回路功能 测试提供更多的数据资料。ｏ

基于CPLD的CCD通用驱动电路设计方法

第25卷　第2期核电子学与探测技术Vol .25　No .2 2005年　3月N uclear Electronics &Detection T echnologyMar ch 2005 基于CPLD 的CCD 通用驱动电路设计方法张　勇,唐本奇,肖志刚,王祖军,黄绍艳(西北核技术研究所,陕西西安　710024) 摘要:建立CCD 通用测试平台有助于系统研究各类CCD 器件的辐射效应及损伤机理。

探讨了一种基于CPLD 的线阵CCD 通用驱动电路设计方法与实现途径。

利用M AX -P LU SII 开发系统,选用MAX7000S 系列CPLD 芯片,设计实现了核心驱动主控制器,用于读取外部存储器驱动文件,设置相关参数寄存器,并产生符合参数要求的驱动时序脉冲。

在此方法的基础上,完成了基本驱动模块电路的设计。

基本驱动模块电路输出波形的测试结果表明,这种设计方法是完全可行的。

关键词:CP LD ;CCD ;驱动时序;电路设计中图分类号:　TN99 文献标识码:　A 文章编号:　0258-0934(2005)02-0214-04收稿日期:2004-05-08作者简介:张勇(1971-),男,陕西人,西北核技术研究所助理研究员,硕士生 随着CCD 器件在空间遥感、卫星侦察方面的应用,人们开始关注空间辐射环境对CCD 器件辐射损伤效应[1～3]。

研制CCD 通用测试平台有助于系统研究CCD 在模拟辐射环境中的性能参数变化。

精确的驱动时序是CCD 器件正常工作的保证。

由于CCD 的系列种类很多,不同生产商的CCD 器件的驱动时序往往是不同的,通常选用专用IC 驱动、数字电路驱动、单片机I/O 口驱动等方法产生驱动时序。

这些方法存在着调试困难、柔性较差、驱动时钟低等缺点。

本文探讨了一种基于CPLD 的线阵CCD 通用驱动电路设计方法。

利用MAX -PLUSII 开发系统,选用MAX7000S 系列CPLD 芯片,设计实现了核心驱动主控制器,用于读取外部存储器驱动文件,设置相关参数寄存器,并产生符合参数要求的驱动时序脉冲,适用于各种不同CCD 驱动时序要求。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ
Ｑｕａｒｔｍ ｉｌ．Ｔｈｅ
ｓｉｍｕｌａｔｉｏｎ ａｎｄ ｔｈｅ ｒｅｓｕｌｔ ｏｆ
ｍｅａｓｕｒｅｍｅｎｔ ｄｅｍｏｎｓｗａｌｃ ｔｈａｔ ｔｈｃ ｄｅｓｉｇｎ ｉｓ
ｗｅｌｌ ｗｏｒｋ ｉｎ ａｃｔｕａｌ ｃｉｒｃｕｉｔ．．
Ｋｅｙ ｗｏｒｄｓ：ＣＰＬＤ；ＣＣＤ；ＶＨＤＬ；ｄｒｉｖｉｎｇ ｔｉｍｅ ｃｉｒｃｕｉｔ
Ｄｅｓｉｇｎ
ａｎｄ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆＡ Ｎｅｗ Ｌｉｎｅａｒ ＣＣＤ Ｄｒｉｖｅｒ Ｂａｓｅｄ
ｏｎ
ＣＰＬＤ ａｎｄ ＶｌＩＤＬ
ＳＵＮ Ｊｕｎ他，ＺＨＡＮＧ Ｘｕｅ．ｄｉａｎｌ－２
（Ｔｈｅ Ｕｎｉｖｅｒｓｉ≈，ｏｆ Ｓｈａｎｇｈａｉ ｆｏｒ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｌｌｅｇｅ ｏｆ Ｏｐｔｉｃｓ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｅｎｇｉｎｅｅｒｉｎｇ． Ｓｈａｎｇｈａｉ；Ｓｈａｎｇｈａｉ
Ｏｐ６ｃａＩ咖ｅ１１ｔ
ｕｓｉｎｇ也ｃ
Ｒｅｓｅａｒｃｈ
Ｉｎｓｔｉｔｕｔｅ．Ｓｈａｎｇｈａｉ）
Ａｂｓｔｒａｃｔ：Ｔａｋｉｎｇ ＴＣＤｌ５０１ ｍａｄｅ ｂｙ
ｏｎ
ＴＯＳＨＩＢＡＣｏｒｐｏｒａｔｉｏｎ笛ｅｘａｍｐｌｅ．ｔｈｃ ｄｅｓｉｇｎ ｍｅｔｈｏｄ ｏｆＣＣＤ ｔｉｍｅ ｄｒｉｖｅ ｃｉｒｃｕｉｔ ｂａｓｅｄ
Ｏｎ
ｍｅａｓｕｒｅｍｅｎｔ ｓｙｓｔｅｍ
ｂａｓｅｄ
ｄｕａｌ
ｌｉｎｃａｒ
ＣＣＤＩＩＩ．Ｏｐｔｏｃｌｃｃ嘶ｃ Ｔｅｃｈｎｏｌｏｇｙ，２００６．２６（Ｉ｝：５７－６１．（ｉｎ Ｃｈｉｎｅｓｅ）
ｆ３】彭晓钧，何平安，袁炳夏．基于ＣＰＬＤ的线阵ＣＣＤ驱动电路设计与实现【Ｊ】，光电子激光，２００７（７）：８０３－８０４ 【４】李汉字，张庆生，张涛，等．摹于ＣＰＬＤ和Ｖｃｒｉｌｏｇ ＨＤＬ语言的一种线阵ＣＣＤ驱动电路的设计【Ｊ】，光学技 来，２００７（１ Ｉ）；１９－２１ 网王庆有．图像传感器应用技术［Ｍ１．北京：电子工业出版社，２００３ 【ｑ盂继轲，基于单片机的线阵ＣＣＤ驱动设计ｍ，太原科技大学学报．２００７（６）：４８３．４８４
电路的硬件框图如图４所示。ＣＣＤ的驱动时序由ＣＰＬＤ产生，ＣＰＬＤ可以通过ＪＴＡＧ接口实现在线 编程（ＩＳＰ）功能。ＣＣＤ输出有两路信号，一路是ＣＣＤ的模拟信号，一路是ＣＣＤ的补偿输出信号。
这两路信号进过ＡＤ后，从ＡＤ的输出端得到是一维视频信号。
Ｉ．．．．一ｉ．．．一【．．．一【．．．一
．晶振｝刮ＣＰＬＤ目ＣＣＤ｝龟ＡＤ｝
时间，亦称为行周期，它控制着线阵ＣＣＤ的整行转移时间，其周期应大于等于５０７６个口１脉冲的
周期，只有这样才能保证ＳＨ在转移第２行信号时第ｌ行信号能全部转移出器件，当ＳＨ由高变低
时，０Ｓ输出端便开始进行输出。ＳＨ脉冲高电平到来时，驱动脉冲９ ｌ必须也为高电平，而必须保 证ｓＨ的下降沿落在９ ｌ的高电平上，这样才能保证光敏区的信号电荷并行地向移位寄存器９ ｌ电极
不改交硬件的条件下。只要对编程产生新的时序信号，莸可以满足不同ＣＣＤ的驱动要求，所以具
有很强的通用性和灵活性。
参考文献
【１１金明河，等．基于微处理器的ＣＣＤ驱动逻辑产生方法【Ｊ１。电子技术应用，１９９９．（２Ｊ：２ｌ－２２ 【２］ＰＥＮＧ Ｘｉａｏ－ｊｕ皿ＷＵ Ｍｉｒ－ｙｕａｎ，ＷＡＮＧ Ｗｅｉ－ｐｉｎｇ．Ｄｅｉｎｇｎ ａｎｄ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ＥＰＣ／ＣＰＣ
图ｌ
３．２
ＴＣＤｌ５０１驱动脉冲时序图ＣＣＤ驱动时序的设计因为ＴＣＤｌ５０１典型的输出数据速率为１ＭＨｚ，综合个信号的脉冲宽度，选用８ＭＨｚ的时钟频．
ＲＳ信号由时钟外频直接计数８分频得到，ＣＰ可通过Ｐｓ信号延迟得到．缈信号也可以通过８ＭＨｚ
外频进行一系列的计数分频得到。需要注意的是，在电荷转移阶段，９有一个持续的宽脉冲与转移 信号ＳＨ交迭，９ １，９２的脉冲宽度必须大于ＳＨ的脉宽。因为在ＳＨ为高电平期间，势阱内的感 光电荷正向移位寄存器中转移，如果在此器件９有上升沿或者下降沿出现，将会造成寄存器尚未接 受完～帧所需电荷就开始发送本帧电荷，引起数据的混乱，这是设计中必须考虑到的。综上所述， 将暗像元考虑在内，每个周期将有５０７６个ＲＳ脉冲，每个脉冲石油８个ＣＬＫ产生，因此至少要有 ４０６０８个ＣＬＫ，所以在一个周期内，计数不能少于４０６０８。基于ＶＨＤＬ的时序发生器原理组成框图 如图２所示。
２．２
ＣＣＤ的工作原理
线阵ＣＣＤ图像传感器具有光电转换以及信号电荷的存储转移和读出功能。当光照在ＣＣＤ光敏 面上时，入射光子被像元吸收，同时产生一定数量的光生电荷。在光积分期间，这些光生电荷被存 储在相应像元的势阱中，每个像元势阱中所积累的光生电荷数。与照射在该像元面上的平均照度和
光积分时间的乘积有关。像元势阱中所累积的电荷包，在不同相位脉冲的驱动下，就从各个势阱中 转移出去，这就是ＣＣＤ的原理ｐＪ。
Ⅱ的仿真和实际电路测试表明，这种方案可以很好的解决以往ＣＣＤ驱动电路中存在的缺陷，具有很
重要的应用价值。
２
ＣＣＤ器件的基本结构及其工作原理
ＣＣＤ的结构
２．１
ＴＣＤｌ５０１是日本ＴＯＳＨＩＢＡ公司生产的一款高灵敏度、低暗电流和内置采样保持电路的５０００
个感光像元的线阵ＣＣＤ。它由５０７６个ｐｎ结光电二极管构成光敏元阵列，其中钱６４个和后１２个是 用作暗电流检测而被遮蔽的，中间的５０００个光电二极管是曝光敏单元，每个光敏单元的尺寸是７ｕｍ 长、７ｕｍ高中心距亦为７ｕｎｆ．
５结论
ｉＬ一／
ｊ产
图５示波器显示ＣＣＤ的实际输出结果
经在分析了ＴＣＤＩＳ０１线性ＣＣＤ驱动时序的基础上，结合了ＣＰＬＤ和ＶＨＤＬ语言，设计了一个 高灵敏度的ＣＣＤ驱动电路。通过对时序的仿真和ＰＣＢ板的测试表明，本文所设计的驱动时序发生 器产生的各时序信号可以满足线阵ＣＣＤ－ＴＣＤｌ５０１芯片的驱动要求。由于采用的是可编程芯片，在
ｎ
＿一，一一——————Ｊ￡竺！！竺竺坚兰Ｌ———————————————————．１
ｎ门ｎ—ｎ几ｎ ｎ ｎ广１ ｎ＿几几ｎ ｎ ｎ『＇，ｌ几几ｎ ｎ
乏弋
ｎ几＾ｎ一厂
氲－几八广ｌｒｎｎ九ｎ九ｎ＾ｎｎ几ｎｎｎｎ几九ｎｎｎ几ｎｍ几几兀几ｎ九几ｎｎ—ｎ几几ｎ九九ｎｎｎ兀几ｎｎｎｎ兀九ｎ兀ｎ九 芦１几ｒ几ｎ几ｎｍ八ｎｒ、ｎ九ｎｍｍｎｎｎｎｎ几几＾几八ｍｎ九九兀ｎ几产Ｖ１ｎ八ｎｎｎ几几ｎｎ八八ｎ九一ｍ八九ｎ广
基于ＣＰＬＤ和ＶＨＤＬ的线阵ＣＣＤ驱动电路的设计
孙军Ｌ２．张学典１’２
（上海理工大学光电信息学院．卜海２０００９３；上海光学仪器研究所．上海２０００９３）
摘要：本文采用了１℃Ｄ１５０ｌ型号线阵ＣＣＤ为例，介绍ｒ一种基于ＣＰＬＤ的ＶＨＤＬ语言的时砰电路的设计方泫．介 绍了该驱动电路的主要特性、工作原理和驱动时序的设计方法．通过运用ＱｕａｍｌｓⅡ的仿真和实际电路的测试结果表 明：该驱动电路完全满足设计要求，符合实际的ｒ作需要． 关键字：ＣＰＬＤ：ＣＣＤ＇ＶＨＤＬ；驱动时序电路；
ｉ ：偏置岖； －Ｉｌ上
；ｆｌＡＧ
—上上Ｌ——一
型４产生驱动时序的硬件电路框图 ４．２ＣＣＤ实验测试
在不同的环境下，对制作的ＰＣＢ板进行了测试，最后得到的ＣＣＤ实际的输出结果如图５所示．
实验的结果表明：该驱动电路和所有测量系统都可以正常工作，且测量精度均满足要求。
Ｚ一。 Ｉ…一 －…－ ７
■
下
●－
ｒ二］
ｌ引言
在ＣＣＤ应用技术中，产生ＣＣＤ驱动时寄的设计，是ＣＣＤ驱动电路的关键之一。高速ＣＣＤ的 驱动时序是一组周期性且关系比较复杂的信号，它是影响ＣＣＤ器件的信号处理能力．转移效率， 信噪比等性能的一个重要的因素。目前，常采用的驱动方法主要有直接数字驱动法，ＥＰＲＯＭ驱动， 专用ＩＣ驱动，单片机驱动等，尽管每种驱动各有其特点，但是它们仍然存在着逻辑设计较为复杂、 调试困难、柔韧性性差等缺点Ｉ¨。即使目前有些驱动电路使用了复杂可编程逻辑器件（ＣＰＬＤ）技术１２Ｊ， 但其功能简单，灵活性。扩展性和适用性依然较差，没有充分体现出ＣＰＬＤ技术的线阵ＣＣＤ驱动 电路的技术特点。本文给出了一种基于ＣＰＬＤ技术的线阵ＣＣＤ驱动电路的设计方案。通过ＱｕａｒｔｕＳ
图３ ＴＣＤ １５０１驱动时序仿真波形
４
ｎ ｎ ｎ广１
ｎ厂］厂］厂］广１厂］广］广１门厂１广］ ｎ广１ ｎ广１厂］广１广１广１ ｒ
ＴＣＤｌ５０ｌ的驱动时序的硬件电路实现及实验结果
ＣＣＤ驱动时序的硬件实现
４．１
ＣＣＤ的驱动时序的硬件电路有一块１５０ｍｍｘ １５０ｍｍ的ＰＣＢ来完成，采用双层板。ＣＣＤ的驱动
转移，当ＳＨ变低时，光敏区与模拟移位寄存器被隔离。光敏区进入光积分状态，模拟移位寄存器
则在驱动脉冲９ ｌ、缈２的作用下使转移到矿ｌ电极下势阱中的信号电荷逐位转移，并经过输出电路
输出。ＳＨ脉冲由高变低并经过一定的时延后，复位脉冲ＲＳ每触发一次，９ ｌ脉冲翻转一次，并转 移一个像元的信号电荷，因此１脉冲周期为Ｒｓ的２倍，采样保持时钟ｓＰ的作用是去掉输出信号中 的调幅脉冲成分，使输出脉冲的幅度直接反映了像敏单元的照度，其周期和ＲＳ的周期相同ｐＪ，但 相位有一定的时间延迟，各时钟问的具体关系如图１．
＿ 丁
．：ｌ
８Ｍ时钟输入
●－＿。。＿＿－＿＿－一
，输｛
８分频计数控制ｂ——＝—爿出ｌ
ｄ Ｕ
图２时序发生器原理框图 ３．３驱动时序的仿真结果 使用ＡＬＴＥＲＡ公司的ＭＡＸ７０００Ｓ系列的ＥＰＭＴ０６４ｓｔｃ４４芯片，并用ＱｕａｒｔｕｓⅡ软件进行仿真．当输 入信号为８ＭＨｚ时，产生了如图３所示的各种脉冲。 从仿真结果来看，线阵ＣＣＤ多需要的转移脉冲，钳位脉冲，复位脉冲，移位脉冲的时序关系完 全符合线性ＣＣＤ的要求。将源程序下载到ＥＰＭ７０６４ｓｔｃ４４芯片中，并对实际电路进行测量，得到了 与仿真结果完全相同的驱动脉冲，表明了该驱动时序设计方法是完全可行的。