当前位置：文档之家 › 8259A中文手册

8259A中文手册

  • 格式：pdf
  • 大小：183.81 KB
  • 文档页数：12

intel 8259a 可编程中断控制器 ●8086,8088兼容 ●MCS-80，MCS-85兼容 ●8位优先级控制 ●可扩展至64级 ●可编辑中断模式

●独立中断请求屏蔽功能 ●单电源+5v，无时钟 ●28脚DIP或PLCC封装 ●高速-标准温度范围 -扩展温度范围 intel 8259a 可编程中断控制器可以为CPU处理8位优先级中断，而且，无须额外电路即可级联扩展至64位优先级中断处理。28脚DIP封装，使用NMOS技术，电路是静态的，无须时钟信号输入。 8259a被设计用来减少软件和实时处理的多级优先级中断。它有多种模式，满足系统的多种需要的最佳化。 8259a全面向上兼容intel8259。原先为8259所写的软件，可以使用8259a代替（MCS-80.85,无缓冲边沿触发）。

表一。管脚描述 符号 管脚号 类型 名字和功能 VCC

28 I 电源：+5V

GND 14 I 地 CS 1 I 芯片使能：低电压时，允许CPU与8259a之间/RD、/WR的通信。但INTA功能与它独立 WR 2 I 写：低电压且CS亦为低电压时，8259a接受来自CPU的命令字 RD 3 I 读：它与CS皆为低电压时，允许8259a将状态通过数据总线发到CPU D7-D0 4-11 I/O 双向数据总线：控制，状态和中断向量信息通过此传输

图一.模块框图 图二。管脚配置 CAS0-CAS2 12,13,15 I/O 级联线：CAS线组成8259a的私有总线以控制多8259a架构。对主片为输出，对从片为输入 SP/EN 16 I/O 从编程/缓冲器允许信号：这是一个双功能管脚。当缓冲模式时，它可作为输出到缓冲接收器（EN）。当非缓冲模式，作为输入以指定是否是主/从片（SP=1时主片） INT 17 O 中断：当一个有效的中断请求判定出时，该管脚变为高电平；用于给cpu中断 IR0-IR7 18-25 I 中断请求：异步输入。当如下情况时，被判定为中断请求：出现上升沿电压且保持高电压直至被识别（边沿触发模式），或者高电平触发。 INTA 26 I 中断响应：用于允许8259a中断向量数据传输到数据总线，由其定序。 A0 27 I A0地址线：与/CS,/WR,/RD配合使用。用于解析来自cpu的不同信息和cpu想要读出的状态。一般与a0线相接（8086时A1）

功能说明书

微机系统上的中断 微机系统设计需要I/O设备，诸如键盘，显示器，传感器，和其他部件，并且以一种有效的方式接受I/O设备的服务，这样在整个过程中，微机才可以承担大量的系统任务而无所影响。 最常用的使用这些设备的方法是检测法。此即处理器必需以一定次序检测每一个设备，并且询问它需要服务的每一个设备。显而易见，主程序的很大一部分被这些持续的检测循环所占据，而且这种方法对系统有着严重的影响，限制了微机能够成带的任务，减少了使用这些设备的性价比。 一个更好的方法是，能够允许微处理器执行主程序并且只有当周边设备请求时才停下来去处理（周边设备的请求）。确实，这种方法将提供一个外部的异步输入，以通知处理器结束当前正被执行的指令，取得服务请求设备的子程序。一旦这个服务结束，处理器将重新继续放下的任务。 这种方法叫做中断。显然，系统效能大大增加，这样处理器可以承担更多的任务，进一步的提高其性价比。 可编程中断控制器（PIC）功能上是中断驱动系统环境下的总管家，决定那一个输入优先级最高，确定输入请求是否拥有比当前服务级别更高的优先级，并且将决定出的中断通知cpu。 每一个周边设备或者架构通常都有一个与其特殊功能或工作要求相关联的程序，他被称为服务程序。PIC给CPU中断后，必须输入给CPU信息，以指出程序响应与请求设备相关的服务程序。这个指针是一个位表地址，并会被经常访问。

8259a 8259a是一个专门用在实时中断驱动的微机系统。它管理8级优先级或中断请求并可与其他8259a芯片级联（可达64级）。它被系统软件当做周边I/O设备来操作。编程者可以选择8259a的工作方式，以满足系统需要。优先级模式可以在主程序之间随时更改。这意味着整个中断结构可以根据系统需要而定义。 中断请求寄存器（IRR）和中断服务寄存器（ISR） 输入的中断由两个级联的寄存器IRR、ISR处理。IRR用来储存所有请求的中断，ISR用来储存所有正在服务的中断请求。

优先权裁决器（PR） 该逻辑模块决定IRR各位的优先级。最高优先级的中断请求被选取并在/INTA脉冲期间映射到ISR的相应位。

中断屏蔽寄存器（IMR） IMR储存需要屏蔽的位。IMR操作IRR。屏蔽高优先级输入并不影响低优先级 INT：它直接输出到CPU中断输入端。 Voh完全兼容8080a，8085a和8086输入电平。

/INTA（中断响应） /INTA脉冲将引起8259a向数据总线释放位信息。数据格式取决于8259a的系统模式（uPM)

数据总线缓冲器这是一个三态双向8位缓冲器，是8259a与系统数据总线之间的接口。

控制字和状态信息通过它来传输。 读写控制逻辑 本模块的功能是接受CPU的输出命令。它包括初始化命令字（ICW）寄存器和操作命令字（OCW）寄存器，储存着多种设备操作的控制格式。该功能模块也可以允许将8259a的状态传送到数据总线。

/CS 低电压有效。否则，不允许读写芯片操作。 /WR 低电压有效，允许向8259a写入ICWs AND OCWs /RD 低电压有效，发送IRR ISR IMR 或者中断号到数据总线。 A0 这个输入信号与/WR /RD 信号关联，以写入命令给不同的命令寄存器、以及读取不同状态寄存器，可以直接与地址总线的某根相连。

级联缓冲器/比较器 该功能模块存储和比较系统中所有8259a的ID。相关的三根I/O管脚（CAS0-2)，当8259a是主片时，作为输出；当8259a是从片时，作为输入。作为主片时，8249a发送请求中断的从片ID到CAS0-2上。这样选中的从片，将在下一个或两个连续的/INTA脉冲中，发送预先编辑好的子程序的地址到数据总线上（详见“8259a的级联”部分）。 中断流程 在微机系统中，8259a最强大的的特征是可编程性和中断程序地址功能。后者允许直接或间接跳转到相应中断服务程序，而无须检测设备。中断事件的一般流程取决与所用CPU的类型。 当为MCS-80/85系统时： 1.有一个或多个中断请求，IRR相应位置位 2.8259a处理这些请求，并向CPU发送中断请求INT。 3.CPU识别INT信号，并发出响应脉冲/INTA。 4.根据来自CPU的/INTA信号，置位最高优先级的ISR位，并将相应的IRR位复位。8259a也会通过D7-0向8位数据总线释放一个CALL指令代码（11001101） 5.这个CALL指令将会引起使cpu向8259发送另外两个/INTA脉冲。 6.这两个/INTA脉冲允许8259a释放它的预编辑程序地址到数据总线上。低八位地址在第一个/INTA脉冲发送，高八位地址在第二个/INTA脉冲发送。 7.这个由8259a释放3字节CALL指令完成。在自动中断结束模式（AEOI）时，在第三个/INTA脉冲的末尾，ISR位复位；否则，ISR位将保持“1”直到终端流程最后处理相应EOI命令。 在8086系统中，在第四步之前，终端流程是一样的。 4.根据来自CPU的/INTA信号，最高优先级的ISR位置位，并且相应的IRR位复位。

在此脉冲期间内，8259a并不驱动数据总线。 5.8086发送第二个/INTA脉冲。在此期间，8259a向数据总线释放一个供CPU读取的八位指针。 6这样就结束了中断周期。AEOI模式时，在第二个/INTA脉冲结束时，ISR位复位。否则，ISR位将保持“1”直到在程序结尾相应的EOI命令被处理。

如果到第四步时没有中断请求（换言之，中断请求持续时间太短），8259a将处理中断级别7.向量字节和CAS线将看起来像是中断输入端7请求中断。 当8259a PIC接收到中断信号时，INT管脚激活并且开始响应周期。如果一个更高优先级的中断在这两个/INTA周期内发生，INT管脚在第二个/IINTA脉冲后立即失效（变为低电平）。再过一段不定时间后，INT管脚重新激活以识别等待服务的更高级别的中断请求。沉寂时间（inactive time）不是固定的，且在一个区间内变动。设计人员在使用8259a时，应当考

虑这点。鉴于此，我们推荐设计相应的异步技术。

中断流程输出

MCS-80,MCS-85 该序列由三个/INTA脉冲定时。在第一个/INTA脉冲时，CALL代码被放到数据总线上。 表2.第一个中断向量内容

在第二个/INTA脉冲时，相应服务程序的低位地址放到数据总线上。当interval=4位时，A5-A7是可编辑的，A0-A4是由8259a自动插入。当interval=8，只有A6和A7可编辑，A0-A5自动插入。 表3.第二个中断向量内容

11001101 CALL代码

合集下载

[精彩]8259a芯片详解

[精彩]8259a芯片详解

8259A:可编程中断控制器芯片（PIC)，它是可以用程序控制的中断控制芯片。

单个的8259A 能管理8级向量优先级中断。

在不增加其他电路的情况下，最多可以级联成64级的向量优级中断系统。

8259A内部结构由8个部分组成：（1）数据总线缓冲器（DA TA BUS BUFFER）：将8259A连接到系统数据总线上，控制字和状态信息通过此传送。

（2）读/写控制逻辑(READ/WRITE LOGIC)：主要是接收CPU的各种命令字，此外也可将8259A的状态信息传到数据总线上。

（3）级联缓冲器/比较器(CASCADE BUFFER/COMPARA TOR)：本功能模块储存和比较系统中的所有8259A的ID号。

主片将请求中断的从片的ID号发送到CAS0-2上，被选的从片就会在下一个或第二个INTA脉冲到来时将其中断程序地址发送到系统数据线上。

（4）中断请求寄存器IRR：保存8条外界中断请求信号IR0-IR7的请求状态。

Di位为1表示IRi引脚有中断请求，为0则无。

（5）中断屏蔽寄存器IMR：保存对中断请求信号IR的屏蔽状态。

Di位为1表示IRi中断被屏蔽，为0表示允许该中断。

（6）正在服务寄存器ISR：保存正在被8259A服务着的中断状态。

Di位为1表示IRi中断正在被服务中。

（7）优先权分析器PR：本逻辑模块决定IRR中中断请求的优先级，当INTA脉冲到来时将相应的位存入ISR中（8）控制逻辑(CONTROL LOGIC) 8259A共有28个引脚：符号引脚号输入/输出功能描述Vcc 28 I 电源+5V GND 14 I 接地C----S---- 1 I 片选：低电平有效，来自地址译码器的输出，当其有效时，CPU才能对8259A进行读写操作W----R---- 2 I 写信号：低电平有效，来自CPU的输出；当该有效且CS有效时，使8259A接受CPU送来的命令字。

R----D---- 3 I 读信号：低电平有效，来自CPU的输出；当CS有效且RD 有效时，使8259A将状态信息放到数据总路线上，供CPU检测D7-D0 4-11 I/O 数据线CAS0-CAS2 12，13，15I/O 单片工作时不用，级联时与从片相连S----P----/E----N----16 I/O 当工作在在缓冲器方式下控制缓冲器收发（EN），是输出信号，EN=1，数据方向由CPU→8259A；EN=0，方向相反；工作在非缓冲器方式时用来指定是主片（sp=1）还是从片（sp=0），是输入信号INT 17 O 向CPU发出的中断请求信号IR0-IR7 18-25 I 中断请求信号输入，来自外部接口电路I----N----T----A----26 I 中断响应信号，由此接收CPU发来的中断响应脉冲A0 27 I 和CS,WR,RD结合使用，用于内部寄存器选择，通常连接到CPU的A0地址线上在MCS-80/85系统上中断响应过程如下：(1)当IR7～IR0中有一个或几个中断源变成高电平时，使相应的IRR位置位。

第8.1章 中断控制器8259A

第8.1章 中断控制器8259A

扩展至64级。
第8章 中断和DMA技术
8) 控制逻辑 在8259A的控制逻辑电路中有一组初始化命令字寄存器 ICW1~ICW4和一组操作命令字寄存器OCW1~OCW3，利用它们 通过编程设置来管理8259A的工作方式。
第8章 中断和DMA技术
2．外部引脚 • D7～D0：数据线。 • INT：中断请求，和CPU的INTR引脚相连，用来向CPU提出中 断请求。 • INTA#：中断响应，接收CPU的中断响应信号。 –8259A要求响应信号是两个连续的负脉冲。若CPU接收到 中断请求，并且允许中断，当一条指令执行完时，则在 随后的两个总线周期，INTA#引脚连续发出两个负脉冲， 到第二个负脉冲结束，则CPU读取8259A送到数据总线上 的中断类型号。 • RD#：读信号，低电平有效，通知8259A将某个寄存器的内容 送到数据总线上。 • WR#：写信号，低电平有效，通知8259A从数据线上接收数据 （即命令字）。
第8章 中断和DMA技术
8.1.2 8259A的中断过程
根据8259A的内部结构，其工作的过程如下： (1)外部中断源通过IR0-IR7输入高电平中断请求信号； (2) 外部中断源的中断请求信号使中断请求触发器IRR的相应 位置“1”，并与IMR按位相“与”，送给优先权判决电路。 (3) 优先权判决电路PR从IRR中检测出优先级最高的中断请求 位，并将其与ISR中记录的正在被CPU服务的中断进行优先级 比较。当提请的中断优先级高于正在服务的中断优先级时， 中断优先权判决电路就向控制逻辑发出有效的中断请求信号。
– 中断请求后，8259A对当前请求中断中优先权最 高的中断IRi予以响应，将其向量号送上数据总 线，对应ISR的Di位置位，直到中断结束（ISR 的Di位复位） – 在ISR的Di位置位期间，禁止再发生同级和低级 优先权的中断，但允许高级优先权中断的嵌套
第9章 中断控制接口8259A

第9章 中断控制接口8259A

中断处理子程序在位置上也必须是固定装配的，而不是浮动的。 中断处理子程序在位置上也必须是固定装配的，而不是浮动的。 装配的起始地址由中断向量表给出。 中断向量表给出 装配的起始地址由中断向量表给出。
9.1 中断控制器8259A
Intel 8259A是可编程中断控制器 是可编程中断控制器PIC 是可编程中断控制器 可用于管理Intel 8080/8085、8086/8088、 可用于管理 、 、 80286/80386的可屏蔽中断 的可屏蔽中断 如何实现？ 如何实现？ 8259A的基本功能 的基本功能
第一个周期 T1 T2 T3 T4 CLK ALE LOCK INTA D0～D7 SP/EN CAS0～CAS2 IR0～IR7 INT 第一个前保持为高电平 第二个周期 T1 T2 T3 T4
动画
CPU响应周期 响应周期
8259A工作波形 工作波形
三、 8259A的工作方式 P228
普通全嵌套方式 优先权固定方式 特殊全嵌套方式 设置优先权方式 自动循环方式 优先权循环方式 特殊循环方式 自动中断结束方式 结束中断处理方式 普通中断结束方式 非自动中断结束方式 特殊中断结束方式 普通屏蔽方式 屏蔽中断源方式 特殊屏蔽方式 边沿触发方式 中断触发方式 电平触发方式 缓冲方式 数据线连接方式 非缓冲方式
只有两个地址， 只有两个地址， 如何区分？ 如何区分？
写入ICW1、OC1 写入 ～ 和 读出IRR、ISR和查询字 读出 、 和查询字 读出IMR 读出 数据总线高阻状态 数据总线高阻状态
3. 中断级联 P232
示例
动画
一个系统中， 可以级联， 一个系统中，8259A可以级联，有一个主 可以级联 有一个主8259A， ， 若干个（最多8个 若干个（最多 个）从8259A 级联时， 级联时 ， 主 8259A的 三条级连线 的 三条级连线CAS0～ CAS2作 ～ 作 为输出线，连至每个从8259A的CAS0～ 为输出线，连至每个从8259A的CAS0～CAS2 每个从 的中断请求信号INT，连至主 每个从8259A的中断请求信号 的中断请求信号 ，连至主8259A 的一个中断请求输入端IR 的一个中断请求输入端 线连至CPU的中断请求输入端 主8259A的INT线连至 的 线连至 的中断请求输入端 SP*/EN*在非缓冲方式下 ， 规定该 在非缓冲方式下， 在非缓冲方式下 规定该8259A是主片 是主片 （SP*＝1）还是从片（SP*＝0） ＝ ）还是从片（ ＝ ）
第14讲8259A编程

第14讲8259A编程


IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7
+5V
INT -SP/-EN
8259级联工作示意图 第八章 中断 级联工作示意图
中断级连
8259A可以级连，1个主片最多可以级连8个从片 级连时，主片的级连线CAS0～CAS2连至每个从片 的CAS0～CAS2，输出被选中的从片编号， 每个从片的中断请求信号 INT，连至主8259A的一 个中断请求输入端IRx；主片的 INT 线连至CPU的 IRx CPU 中断请求输入端INTR 在非缓冲方式下，引脚-SP/-EN，通过接地指定该 片充当从片（-SP＝0）；反之若接高电平则该片充 当主片（-SP＝1）。
非缓冲方式
-SP/-EN引脚作为输入端 在8259A级连时，用它选择该芯片充当主片或从片
第八章 中断
23
3、8259A的编程
初始化编程
第八章 中断 5
注：纠正P360多处错误
CS A0 RD WR 0 0 0 0 0 1 0 1 0 1 × × 1 1 0 0 1 × 0 0 1 1 1 ×
功能 写入ICW1、OCW2和OCW3 写入ICW2～ICW4和OCW1 读出IRR、ISR和查询字 读出IMR 数据总线高阻状态 数据总线高阻状态
第八章 中断 16
4.特殊屏蔽方式
除了用操作命令字OCW1屏蔽掉的中断级和 正在服务的中断级外，允许其他任何级别的 中断请求中断正在服务的中断。用这种方法 可以在程序的不同阶段改变中断级的优先次 序。
第八章 中断
17
5. 查询法排序方式
该方式用查询的方法响应与8259a相连的8级 中断请求。采用该方式时，8259a的INT引脚 不用，或CPU处于关中断状态，以便使cpu 不能响应INT线上来的中断请求。这时若要选 择最高优先级，必须先用操作命令字发查询 命令，然后再用输入命令识别当前有无中断 请求及优先级最高的中断请求。