功率MOSFET的研究与发展
张波
电子科技大学电子薄膜与集成器件国家重点实验室，四川，成都，610054
从1975年美国IR公司推出VVMOS（Vertical V-groove MOSFET）以来，功率MOSFET器件得到快速发展，已成为中小功率应用领域的主流功率半导体开关器件[1]。功率MOSFET一直沿着结构优化、创新结构和宽禁带半导体材料三个方向发展，将器件性能推向更高电压应用范围、更低导通损耗、更高工作频率和更高可靠工作。
一、结构优化
VVMOS是第一个商业化的功率MOSFET，为改善V型槽顶端的电场尖峰和电流集中效应，研究人员又发明了了VUMOS（Vertical U-groove MOSFET），但VVMOS和VUMOS均是利用各向异性原理湿法腐蚀形成沟槽结构，工艺稳定性不佳。因此当平面型的垂直双扩散MOSFET—VDMOS（Vertical Double Diffused MOSFET）发明以后，VDMOS便成为功率MOSFET的主流结构并沿用至今。
功率MOS器件是一个三端半导体开关，常用于电路的电源和负载控制。功率MOS器件导通电阻越小，它通过的电流就越大。如计算机的CPU、Memory、TFT背光、风机等的供电控制，都要求功率MOS器件小体积、低损耗和大电流。特别是随着CPU主频不断提高和内部电源电压不断降低，要求初始启动电流越来越大，常常需要80A甚至100A以上的电流。在既定的小体积封装内，要达到大的开关电流，除改善封装的热特性外，唯一可行的办法就是减小器件导通电阻。目前除了通过优化器件结构（或研发新器件结构和应用新材料）减小导通电阻外，另一个有效方法是增加单位面积内的元胞（Cell）数量，即增加元胞密度。因此，高密度成为当今制造高性能功率MOS器件的关键技术。
目前，功率MOS器件的工艺水平已进入亚微米甚至向深亚微米发展，利用
Spacer技术研制的小单元尺寸功率MOS器件和槽栅功率MOS器件（也称为Trench MOSFETs或TMOS或RMOS或UMOS等）已市场化。 IR公司生产的第八代（Gen-8）HEXFET元胞密度为每平方英寸1.12亿个元胞，且IRF1704器件的最高工作温度也提升到200°C。
在低压低功耗功率MOS器件领域，槽栅功率MOS器件得到迅速发展。图1是槽栅功率MOS器件结构示意图和其导通电阻表达式。由于槽栅功率MOS器件结构中没有传统VDMOS器件所固有的JFET电阻，使得槽栅功率MOS器件的单元密度（cell density）可以随着加工工艺特征尺寸的降低而迅速提高。美国AATI 公司采用0.35μm工艺生产的槽栅功率MOS器件，其单元密度高达每平方英寸287M个元胞。为进一步提高槽栅功率MOS器件性能，研究者还提出了包括槽底部厚栅氧（Thick Bottom Oxide）结构[2]、窄槽结构（Narrow Trench）[3]、深槽积累层[4]和W形槽栅（W-shaped gate trench MOSFET）结构[5]等。图2给出了日本东芝公司提出的深槽积累层模式功率MOS器件结构示意图。该结构在两个窄的矩形栅电极和薄的N-漂移区之间有一个窄的高电阻率N-外延层，该外延层由于
图1 槽栅MOSFET结构示意图
P+栅电极的内建势作用而恒处于耗尽状态，从而使器件在没有P基区的条件下也
处于常关状态。由于槽侧壁积累层的形成可实现低导通电阻，同时引入的N -漂移区（缓冲层）降低了漏极高压时槽型栅底部拐角处的峰值电场，提高了器件耐压，因此获得了阻断电压33V 、导通电阻10m Ω.mm 2的器件。
功率MOS 器件常常用在频率较高的
场合，开关损耗在频率提高时愈来愈占主要
位置，降低栅电荷Q G 可有效降低开关损耗。
为降低栅电荷，在制造上可以采用前面介绍
的槽底部厚栅氧结构、窄槽结构和W 形槽
栅结构等。图3所示为美国Vishay-Siliconix
公司Darwish 博士等人提出的W 形槽栅结
构，其阻断电压为35V ，优值（R on ×Q G ）为
12m Ω·nC 。该结构通过在槽的边墙（Walls ）
和边脚（Corners ）形成薄栅氧，在槽底部产
生厚氧化层，从而可在保证器件的开关速度和击穿电压的同时降低密勒电容。
此外，在功率MOS 器件研究中，功率MOS 器件与快速二极管（肖特基势垒二极管SBD 、结势垒肖特基JBS 、混合PiN 肖特基二极管MPS 等）的单片集成，带温度感应及电流感应功能的智能功率MOS 器件，逻辑电平驱动的功率MOS 器件，采用自对准工艺减少掩膜版次数、采用非均匀漂移区降低导通电阻、采用双面冷却、焊带（Ribbon ）压焊、无焊接封装等新型封装技术以提升器件性能，
以及降低R on ×Q G 优值（FOM ：Figure Of Merit ）的新结构、新工艺等正不断涌现。 二、 Super Junction 结构
在功率MOS 器件设计中，击穿电压（BV ）与比导通电阻（R on ）存在2.5次方的关系：R on =5.93×10-9(BV)2.5[6]。为了解决这对矛盾，一种基于电子科技大学陈星弼院士中美发明专利[7]，打破了传统功率MOS 器件理论极限[8,9]，被国际上盛誉为“功率MOS 器件领域里程碑”的新型功率MOS 器件－CoolMOS 于1998年问世并很快走向市场[10,11]。德国Infineon 公司公司率先推出的CoolMOS
由于采用新的耐压层
图3 W 形槽栅MOSFET 结构示意图
结构（陈院士称为复合缓冲层：Composite Buffer Layer 。国际上又称为Super Junction 结构、Multi-RESURF 结构或3D RESURF 结构等）[12]，在几乎保持功率MOS 器件所有优点的同时，又有着极低的导通损耗（R o n ∝BV 1.23）[13]。目前国际上Infineon 、IR 、Toshiba 、Fairchild 、STMicroelectronics 等多家公司采用该技术生产低功耗功率MOS 器件。
这里需特别指出的是，Super Junction 结构是一种耐压层上的结构创新，不仅可用于垂直功率MOS 器件，还可用于功率IC 的关键器件LDMOS 以及SBD 、SIT （静电感应晶体管）等功率半导体器件[14-16]，是功率半导体器件发展史上的里程碑式结构，该发明由此也名列2002年信息产业部三项信息技术重大发明之首位。
Infineon 最早推出的600V CoolMOS 与常规MOSFET 器件相比，相同的管芯面积下导通电阻下降到常规MOSFET 的1/5。目前，Infineon 已经推出900V 的CoolMOS ，其FOM （优值）低达35Ω·nC ，导通电阻较同样封装的传统900V MOSFET 低75%。
图4为采用传统技术的VDMOS 器件结构和采用Super Junction （SJ ）结构的CoolMOS TM 器件结构示意图。
从图中可以清楚看到，
CoolMOS 器件采用交替的
P/N 结构代替了传统功率
MOS 器件的低掺杂漂移区。
在CoolMOS 器件导通时，多
数载流子（图中N 沟器件为电
子）参与导电，因此其开关特性与传统功率MOS 器件相似。而当器件反向偏置时, 复合缓冲层将产生一个横向电场,使PN 结相互耗尽，从而起到承受电压的作用。由于复合缓冲层中P/N 柱的掺杂浓度可远高于传统器件的漂移区浓度，从而使得导通电阻大大降低，进而改善了导通电阻与器件耐压之间的矛盾。
(b) CoolMOS DRAIN (a) VDMOS 结构TM 结构 图4 功率MOS 器件结构示意图
在图4所示的结构中，漂移区完全由Super Junction 部分组成，漂移区厚度决定了器件的耐压。漂移区越
厚，器件耐压越高，但漂移区
越厚，加工难度越大。图4所
示的Super junction 结构通常
采用多次外延加注入或刻蚀
加离子注入的方法实现[17]。最
近，国际上提出了一种半SJ
结构（Semi-Super Junction ）
[18,19]，如图5所示。半SJ 结
构的漂移区由SJ 和BAL （Bottom Assist Layer ）两部分构成，它将SJ 特性与传统VDMOS 结构相结合，不但具有优良的电特性，而且工艺难度和制造成本也大大降低。半SJ 结构的出现不仅给设计带来了极大的灵活性，同时为1000V 以上高压低功耗功率MOS 器件的产业化提供了一条新途径。
三、 宽禁带半导体材料
以碳化硅（SiC ）和氮化镓（GaN ）为代表的宽禁带半导体材料，是继以硅（Si ）和砷化镓（GaAs ）为代表的第一代、第二代半导体材料之后，近10年迅速发展起来的新型半导体材料，已成为目前半导体功率器件研究的热点。由于SiC 材料的优良物理特性，以及与Si 类似，能够热生长出稳定氧化物的特点， SiC 基MOS 器件具有低比导通电阻、高工作频率和高温工作稳定性的优点，在功率器件领域具有很广阔的应用前景。美国国防先进研究计划局（DARPA ）启动的宽禁带半导体技术计划（Wide Bandgap Semiconductor Technology Initiative ，WBGSTI ）中大功率电子器件应用宽禁带技术（High Power Electronics －HPE ）也将单芯片10kV 、18A 的SiC MOSFET 列为研制目标。
目前SiC MOS 器件发展迅速，国际上报道了多种SiC MOS 器件结构：
UMOS
图5 Semi-Super Junction 结构
（Vertical trenched-gate MOSFET）、VDMOS（Vertical double-diffusion MOSFET）、LDMOS（Lateral double-diffusion MOSFET）、UMOS ACCUFET（UMOS Accumulation channel Field Effect Transistor）以及SIAFET（Static induction injected Accumulated Field Effect Transistor）等。美国Cree公司和Infineon公司分别研制出2300V/5A、导通电阻0.45Ω和1200V/10A、导通电阻0.27Ω的SiC功率MOSFET。2005年日本Rohm公司开发出900V、3.1m?.cm2的SiC MOSFET，导通电阻是传统硅基DMOS的1/80或IGBT的1/6。2008年，Rohm公司和日本本田技术研究所合作，已开发出1200V/230A的全SiC电源模块（SiC SBD和SiC MOSFET）。SiC MOSFT最早有望在今年实现量产。
在高压SiC MOSFET领域，Sei-Hyung Ryu等人报道了10kV，比导通电阻为123m?.cm2的4H-SiC DMOS，n–区杂质浓度和厚度分别为8×1014cm-3和85μm[20]。2007年美国Cree公司报道了在3英寸4H N-SiC晶圆上制作出芯片尺寸为8.11×8.11mm2的10kV/20A DMOS，在25℃下的开关速度为75ns，已经应用在20kHz的10kV半H桥的模块中[21]。
不同于Si和SiC材料，GaN不能热生长出稳定氧化物，但美国伦斯勒理工学院T. P. Chow教授所领导的小组采用淀积SiO2作为栅介质层，实现了阻断电压2500V、比导通电阻30 m?.cm2、阈值电压2V的N型GaN功率MOSFET器件[22]。
四、总结
功率MOS器件是目前功率半导体开关器件中市场容量最大、需求增长最快的产品，是低压（<100V）范围内最好的功率开关器件。增加元胞密度一直是制造高性能功率MOS器件的发展方向。在降低器件导通损耗的基础上，提高器件优值和可靠性、进一步降低以Super junction结构为代表的新结构器件制造成本、提升以SiC MOSFET为代表的宽禁带半导体器件成品率成为功率MOS器件研发生产的努力方向。
参考文献
[1] B J Baliga, Trends in power semiconductor devices. IEEE Trans. Electron Devices, 1996, 43 : 1717
[2] Ling Ma , Amali A, Kiyawat S et al. New trench MOSFET technology for DC-DC converter applications. In: Proceedings of the 15th International Symposium on Power Semiconductor Devices and Ics. Cambridge, 2003.354
[3] R. J. E. Hueting, et al., Switching performance of low-voltage N-channel trench MOSFETs, In: Proceedings of the 14th International Symposium on Power Semiconductor Devices and Ics. Santa Fe New Mexico, 2002. 177
[4] Ono S,Kawaguchi Y, Nakagawa A. 30V new fine trench MOSFET with ultra low on-resistance. In: Proceedings of the 15th International Symposium on Power Semiconductor Devices and Ics. Cambridge, 2003.28
[5] Darwish M, Yue C, Kam H L et al. A new power W-gated trench MOSFET (WMOSFET) with high switching performance. In: Proceedings of the 15th International Symposium on Power Semiconductor Devices and Ics. Cambridge, 2003.24
[6] 陈星弼. 功率MOSFET与高压集成电路. 南京：东南大学出版社, 1990:168
[7] Chen X B. Semiconductor power devices with alternating conductivity，U.S. Patent 5216275, 1993
[8] Chen Xingbi, Sin J K O. Optimized of the specific on-resistance of the COOLMOS TM. IEEE Trans Electron Devices, 2001,48:344
[9] Deboy G, Marz M, Stengl J P et al. A new generation of high voltage MOSFETs breaks the limit line of silicon. In: International Electron Devices Meeting. San Francisco, CA, 1998.683
[10] Lorenz L, Deboy G, Knapp A et al. COOLMOS TM-a new milestone in high voltage power MOS.In: Proceedings of the 11th International Symposium on Power
Semiconductor Devices and Ics. Toronto, 1999.3
[11] Zhang B, Xu Z, Huang A Q. Analysis of the forward biased safe operating area of the super junction MOSFET. In: Proceedings of the 12th International Symposium on Power Semiconductor Devices and Ics. Toulouse, 2000.37
[12] 田波, 程序, 亢宝位. 超结理论的产生与发展，微电子学，2006, 36(1):75
[13] Chen X B, Mawby P A, Board K et al. Theory of a novel voltage sustaining layer for power devices. Microelectronics Journal, 1998, 29:1005
[14] Nassif-Khalil S G, Salama C A T. Super junction LDMOST in silicon-on-sapphire technology (SJ-LDMOST). In: Proceedings of the 14th International Symposium on Power Semiconductor Devices and Ics. Santa Fe New Mexico, 2002.81
[15] Saitoh W, Omura I, Tokano K et al. Ultra low on-resistance SBD with p-buried floating layer. In: Proceedings of the 14th International Symposium on Power Semiconductor Devices and Ics. Santa Fe New Mexico, 2002.33
[16] Kunori S, Kitada M, Shimizu T et al. 120 V multi RESURF junction barrier Schottky rectifier (MR-JBS). In: Proceedings of the 14th International Symposium on Power Semiconductor Devices and Ics. Santa Fe New Mexico, 2002.97
[17] Yu Chen et al. Progressive Development of Superjunction Power MOSFET Devices. IEEE Trans. Electron Devices, 2008, 55:211
[18] Saito W, Omura I, Aida S et al. Over 1000V semi-superjunction MOSFET with ultra-low on-resistance below the Si-limit. IEEE Trans. Electron Devices, 2005, 52:2317
[19] 陈万军，张波，李肇基, 邓小川. PSJ高压器件的优化设计，半导体学报, 2006, 27:1089
[20] S.-H. Ryu, S. Krishnaswami, M. O'Loughlin, et al. 10-kV, 123-m?.cm2 4H-SiC power DMOSFETs. IEEE Electron Device Letters, 2004, 25:556
[21] John Palmour. Advances in SiC Power Technology. DARPA MTO Symposium,
2007
[22]W. Huang, T.P. Chow, Y. Niiyama, T. Nomura and S. Yoshida. Lateral Implanted RESURF GaN MOSFETs with BV up to 2.5 kV. In: Proceedings of the 20th International Symposium on Power Semiconductor Devices & IC's, Orlando, Florida, USA .2008. 291